JPS6086590A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ディジタル計算機等から出力される画像情報
を表示する際、その内容をスクロール表示することので
きる画像表示装置に関するものである。

〔発明の背景〕

画面上の文字図形を順次ずらしていくような表示、すな
わち、スクロール表示は、表示メモリ上に貯えられた画
像データを転送することにより実現される。この操作を
ソフトウェアによりＣＰＵ（中央処理装置）で行なう場
合、画像表示装置の高精細化、多色化に伴う画像データ
の増大により、変大な時間を要するようになってきた。

そこで、専用の回路を付加することに・よりスクロール
表示の高速化を計ることが一般的となりつつある。第１
図にそのような画像表示装置の一例を示す。このブロッ
ク図において１はＣＰＵ１２は表示回路、３はＣＲＴ等
の表示器である。１１はＣＰＵＩがアドレス信号を谷・
回路に供給するアドレスバス、　１２はＣＰＵＩが各回
路とデータの授受を行なうデータバスである。′表示゛
向路２は、映像信号の同期信号や表示アドレス信号を発
生する表示タイミングパルス廃生回路２１、表示タイミ
ングパルス発生回路２１より出力される表示アドレス信
号を各回路に供給する表示アドレスバス２２、表示アド
レスバス２２と後述する転送アドレス切替回路３５の出
力と＠　ＣＰ　Ｕクロックと同期して交互に切り替え出
力する表示アドレス切替回路２３、画像データをその表
示位置と対応したアドレスに貯える表示用ＲＡＭ２４．
表示用ＲＡＭ２４より読み出された画像データをＣＲＴ
３で表示可能な映像信号に変換する映像信号回路２５と
、さらに高速スクロール表示を実現する手段として、ス
クロール表示期間中に各回路のタイミング制御を行なう
モード制御回路３１、画像データの転送の移動量（以下
オフセットと称する）を設定して右（アドレスオフセッ
トレジスタ３２、転送を行なう画像データの納められた
アドレス（以下転送元アドレスと称する）を一時記憶し
ておくアドレスラッチ３３、アドレスオフセットレジス
タ３２に設定さ・れているオフセット値とアドレスラッ
チに保持された転送元アドレスとを加算し転送先アドレ
スとして出力する加算回路３４、ＣＰＵＩが出力するア
ドレス信号と加算回路３４の出力とをモード制御回路３
１の制御のもとに切り替えて出力する転送アドレス切替
回路３５、ＣＰＵＩによりロード命令あるいはストア命
令等でアクセスされた画像データを一時記憶してセ＜デ
ータラッチ３６、スクロール表示期間中データバス１２
と表示回路内の内部データバス３８とを分離しておくゲ
ート回路３７とから成る。

以上のように構成された画像表示装置の動作を次に説明
する。まず、通常の状態、すなわちノーマルモードでは
、転送アドレス切換回路３５は常時アドレスバス１１を
接続している。従って表示アドレス切換回路２３により
、ＣＰＵクロック信号が’　Ｈｉ　ｇｈ“の期間はＣ”
ＰＵ　１の出力したアドレス信号が、また、’Ｌｏｗ“
の期間は表示タイミングパルス発生回路２１め出力した
表示アドレス信号がそれぞれ表示用ＲＡＭ２４に供給さ
れるこのように、ＣＰＵクロックを前半のＣＰＵサイク
ルと後半の表示す１°クルとに分け、ＣＰＵ１による画
像データの処理と表示とを交互に行なう方法をサイクル
スティールディスプレイ方式といい、既に公知の技術と
なっている。

さて、スクロール表示を始めるに先だち、まずアドレス
オフセットレジスタ３２にオフセット値の設定を行なう
。このオフセット値とは、転送元アドレスから転送先ア
ドレスまでの差分であり、画面の表示構成あるいはスク
ロール表示の様式によって異なってくる。第２図に示す
ような表示構成を例に、上向きのスクロール及び左向き
の横スクロールの場合のオフセット値をそれぞれめてみ
る。表字文字数は横８０字、縦２５字であり、その文字
データは第２図に示す通り、その表示位置に対応したメ
モリアドレスに格納されている。そこで第３図（ａ）に
例示したような縦スクロールを行なうには、文字データ
をそれぞれ一行分ずつ上に転送する。すなわち、アドレ
スに直して８０番地づつ低いアドレスに転送すればよい
。従って、オフセット値は−８０となるが、転送先アド
レスは１６ビツトの加算回路３４により算出するため、
実際は１６ビツトの２の補数をとった値（ＦＰＢＯ）、
、がオフセット値となる。第３図（呵のような横スクロ
ール表示では１列ずつ左に転送すればよいからオフセッ
ト値は（ＦＦＦＦ）□６である。

オフセット値の設定後、モード制御（ロ）路３１に割り
付けられたレジスタをアクセスすることで表示回路２は
スクロール表示状態すなわち、スクロールモードに入る
。このスクロールモードでは、ゲート回路３７はデータ
バス１２と内部データバス３８とを分離し、以後ＣＰＵ
Ｉのアクセスする画像データは全てアドレスオフセット
レジスタ３２に設定されたオフセット値だけ自動転送さ
れ、スクロール表示される。

この自動転送の様子を第４図のタイミングチ。

ヤードを用い以下説明する。この図において、（りはＣ
ＰＵクロック信号であり、前述の通りこのクロックが’
　Ｈ３ｇｈ“の間ＣＰＵＩが表示用ＲＡＭ２４をアクセ
スでき、’Ｌｏｗ“の間に表示が行なわれる。（２）は
転送アドレス切替回路３５に加えられる切替信号であり
、この信号が’　Ｌｏｗ“の期間はアドレスバス１２か
ら加算回路３４に接続を切り替え、加算結果を出力する
。（３）は表示用几ＡＭ２４に加えられるアドレス信号
であり、（４）は内部データバス３８に現われる画像デ
ータを示している。

今ＣＰＵ１がある画像データをアクセスしたとすると、
そのデータのアドレス信号が転送アドレス切替回路３５
、表示アドレス切替回路２３を介して表示用ＲＡＭ２４
に供給されると共に、転送元アドレスとしてアドレスラ
ッチ３３に城り込まれる。同時に、内部データバス３８
に出力される画像データもデータラッチ３６に取り込ま
れ保持される。以上が第４図、Ｃサイクルの過程である
。次のｂサイクルは表示すイクルであり、表示タイミン
グパルス発生回路２１より出力される表示アドレスが表
示用ＲＡＭ２４に加わり、読み出された画像データは映
像信号回路２５を通じてＣＲＴａ上に表示される。

一方、この間に転送アドレス切替信号（２）は’　ＬＯ
Ｗ“となり、転送アドレス切替回路３５の出力には加算
回路３４の出力が現われるようになる。

これは、アドレスラッチ３３に保持されている転送元ア
ドレスと、アドレスオフセットレジスタ３２に設定され
ているオフセット値との和、つまり、転送先アドレスと
なっている。よって、再びＣＰＵサイクルとなるＣサイ
クルでは、転送先アドレスが表示用ＲＡＭ２４に加えら
れることになり、モード制御回路３１が表示用ＲＡＭ２
４を書き込み状態にすることでデータラッチ３６に保持
されていた前記画像データがその転送元アドレスに書き
込まれる。したがって、ＣＰＵ１がアクセスする度に画
像データが１バイト、オフセット分だけ転送される。

上記の説明で明らかなように、画面の特定の領域あるい
は全体をスクロール表示するためには、画像データを順
次アクセスしていく、すなわち、連続的にアドレスを発
生させれば良い。

これを行なう１つの方法は、継５図に示すようなプログ
ラムを実行することである。ループを１回りする毎にロ
ード命令が実行され、該当アドレスの画像データが転送
されていく。このようなプログラムによる方法でも若干
の工夫により、ロードとストアを繰り返す純粋なソフト
ウェア転送に比べ２倍のスクロール速度を得られる。し
かしながら、上記の例では、ロード命令の実行に６ＣＰ
Ｕクロツク、ループ終了の条件判断に７ＣＰＵクロツク
と計１３ＣＰＵクロックを要し、正味の転送時間２０Ｐ
Ｕクロツクに比べ多くの時間を無駄にしている。このよ
うに、ソフトウェアで画像データをアクセスする方法は
、スクロール速度をまだ充分高速にできないという欠点
がある。

一方、ＤＭＡ（ダイレクト・メモリ・アクセス）コント
ローラ等を備え、ハードウェアにより順次アドレス信号
を発生させる方法も考えられる。この場合、上記表示回
路２の最高速度、すなわち、２０ＰＵクロツク毎にｌバ
イトの割で画像データの転送を行なうことも可能である
が、回路規模の増大と、それｌこ伴うコストの上昇を招
くという欠点がある。

〔発明の目的〕

本発明の目的は、上記欠点をなくシ、回路規模を増大さ
せることなく高速なスクロール表示を可能とする画像表
示装置を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明ではスクロール表示期
間中にＮＯＰ命令等の命令コードをデータバスに出力す
るコード発生手段と、アドレスバス上のアドレス信号と
予め設定されているアドレス値との比較を行ない、その
一致を検出しＣＰＵに通知するアドレス比較手段とが設
けられる。ＣＰＵは、上記コード発生手段が出力する命
令ヲ実行することで順次アドレス信号を送出し、これを
受けた表示回路は１１１１１＠データの自動転送を進め
スクロール表示を行なう。この過程は、上記アドレス比
較回路に設定されたアドレスに到り、その一致を検出す
るまで続けられ終了する。

〔発明の実施例〕

本発明の一笑施例を第６図のブロック図により詳細に説
明する。この図において、第１図と同じ回路部分には同
じ符号を用いている。４１は任意のアドレス値を設定で
きるととも薯こ、この設定値とＣＰＵＩが出力するアド
レス信号との比較を行ない、両者が一致した時に割り地
線１３を通じてＣＰＵＩに割り込みをかけるアドレス比
較回路、４２はスクロールモード時にデータバス１２と
内部データバス３８を分離すると同時に、ＣＰＵＩが画
像データのアクセスを行なうとデータバス１２上にＮＯ
Ｐ命令コードを出力するＮＯＰ発生回路である。但し、
ＮＯＰ命令とは何も行なうことなくただプログラムカウ
ンタを１つインクリメントさせるだけの命令である。

上記実施例の動作は、基本的に前述の従来例と同じであ
る。まずスクロールモードに入る前に、アドレスオフセ
ットレジスタ３２にオフセット値の設定を行なうのであ
るが、この時同時にスクロール終了アドレスをアドレス
比較回路４１に設定する。例えば第２図のような表示構
成で、画面全体を１行分上方向にスクロールさせる場合
、アドレスオフセットレジスタ３２には従来通り（ＦＦ
ＢＯ）１ｇを、またアドレス比較回路４１には画面最終
行最終列の文字データの納められたアドレス（０７０Ｆ
）ｔａｆそれぞれ設定する。次にモード制御回路３１の
レジスタをアクセスすることにより、表示回路２はノー
マルモードからスクロールモードへ遷移する。それに伴
い、内部データバス３８はＮＯＰ発生回路４２によりデ
ータバス１２から分離される。

こうして画像データの自動転送の準備が整ったわけであ
るが、本実施例では従来例とは異なる方法でアドレス信
号を供給する。すなわち、従来例ではロード命令等で所
望の画像データをアクセスすることによりこれを行なっ
た。本拠施例では、所望の画像データの納められたアド
レスへ直接ジャンプしてしまうことでこれを行なう。上
述の例で言えば、ＣＰＵＩは（００５０）　ｓ　ｓ番地
ヘジャンプする命令を実行することになる。

ジャンプ命令の実行後、ＣＰＵ１は次の命令を取り込む
ために前記アドレス（００５０）１６　＋出力する。こ
のアドレス信号が引き金となり、表示回路２では従来例
と同様の手順で、（００５０）１ｇにあった画像データ
が（００００）１ｇへ自動転送される。

一方、画像データを取り込もうとしたＣＰＵ１は、内部
データバス３８が分離されているため実際に画像データ
を取り込むことはなく、ＮＯＰ発生回路４２がデータバ
ス１２上に出力するＮ。

Ｐ命令を取り込み実行する。つ才り、直ちに１フインク
リメントしたアドレスを出力し、次の命令の取り込みに
かかる。こうして上記の課程が次々に繰り返され、（０
０５０）１６→（００００）ｌｓ。

（００５１）１６→（ＯＯｏｌ）１ｓ　、（００５２）
１６→（０００２）１６＋　・・’という具合に画像デ
ータが転送されることによりスクロール表示が進行する
。

上記連続的なデータ転送の終了は、アドレス比較回路４
１によって成される。表示回路２に加わるアドレス信号
を常時監視し、設定されたアドレス値との比較を行なっ
ているこの回路は、その一致を検出するとＣＰＵＩに割
り込みを発生する。これによりＣＰＵ１のＮＯＰ命令夾
行は中断され、連続的な画像データ転送を終えることが
可能となる。上述の例では、ＮＯＰ命令を実行しながら
順次アドレスをインクリメントさせてきたＣＰＵＩが、
表示用ＲＡＭ２４の最後尾のアドレス（０７ＣＦ）ｌｓ
ｆ出力した時亦で、アドレス比較回路４１は始めの設定
値との一致を検出し、割り込みを発生することでスクロ
ール表示を終了する。

このように本実施例によれば、ＣＰＵ１がＮＯＰ命令を
実行する毎に１バイト転送できるので、第５図に例示し
たような従来のプログラムによる転送に比べ５〜６倍の
高速化が出来るという効果がある。また、本実施例では
、アドレス比較回路４１とＮＯＰ発生回路４２そ備える
のみでＤＭＡコントローラを用いたと同等の効果が得ら
れるので、ＤＭＡコントローラを用いた場合に比べ回路
規模を低減できる。

以上、本発明をスクロール表示の高速化を計る手段とし
て利用した例を中心に説明してきた。・しかし、なから
、順次連続アドレスを発生させるという本発明は、別の
用途ｌども応用できる。１つの例は、画面全体を一様な
色で埋める、すなわち、画面のクリアを高速化する回路
である。

このようなりリア回路は、第６図に示した回路構成その
ままで実現できるので、以後このブロック図を用いて説
８Ａを進める。但し、データ転送を行なう必要はないた
め、転送アドレス切替回路３５は常時アドレスバス１１
を接続したままでよく、談たデータラッチ３６は設定さ
れた色データを保持し続けるようにする。

さて、クリア回路の本実施例は以下のように動作する。

まずＣＰＵＩは、画面を埋める色データをデータラッチ
３６に設定し、クリア終了アドレスをアドレス比較回路
４１＃こ設定する。第２図に示したような表示構成で画
面全体をクリアする場合を例にとれば、クリア開始アド
レスと終了アドレスはそれぞれ（００００）１６　、　
（０７０Ｆ）１ｓであるから、アドレス比較回路４１に
は（０７０Ｆ）１ｓｆ設定することになる。次にモード
制御回路３１をアクセスすることで、表示回路２そクリ
アモードとする。すると前述のスクロールモード時と同
様に、ＮＯＰ発生回路４２はデータバス１２と内部デー
タバス３８とを分離し、ＣＰＵ１が画像データをアクセ
スする度にＮＯＰコードをデータバス１２上に出力する
ようになる。最後にＣＰＵ１はスクロール開始アドレス
（００００）１６ヘジヤンプする。こうしてＮＯＰ発生
回路４２の出力するＮＯＰ命令を実行することにより、
アドレス信号を１づつインクリメントさせつつ表示回路
２へ供給する。一方、クリアモード期間中、表示用ＲＡ
Ｍ２４は書き込み状態にされているため、データラッチ
３６に設定されていた色データが上記アドレスに次々と
書き込まれる。この過程がアドレス比較回路４１に設定
された終了アドレス（０７ＣＦ）１ｇに至るまで続けら
れ、画面全体はデータラッチ３６に設定されていた色で
埋められる。

このように、本クリア回路もＣＰＵＩがＮＯＰ命令を実
行する毎に１バイトの色データを書き込めるため、ソフ
トウェアにより順次色データを書き込んでいく方法に比
べ、５〜６倍の高速化を計れる。しかも、高速スクロー
ル表示を実現する前記実施例と回路を共通化できるため
、回路規模がほとんど増加しないという効果がある。

さらに、本発明によれば連続的なアドレスを発生できる
ので、ダイナミックＲＡＭのりフレッシーコントローラ
にも本発明を適応できることは、容易に類推できる。

〔発明の効果〕

本発明はＣＰＵにＮＯＰ命令等を実行させることにより
順次アドレス信号を発生させ、ＤＭＡコニ／トローラに
も似た役割を担わせることにより画像データ転送等の高
速化を計ったものである。一般にＮＯＰ命令の実行時間
は２ＣＰＵクロック前後と短か（、ＤＭＡコントローラ
と大差ない速度でアドレス信号を発生させることが可能
である。その結果、スクロール表示の例では、ソフトウ
ェアによる従来の方法と比較して５〜６倍の高速化を達
成でき、著しい性能向上となる。さらに、従来の表示回
路への追加部分はＩＣ数にして３〜４個と少なく、回路
規模及びコストへの影響を最少限に抑えることができる
という効果がある。

【図面の簡単な説明】

第１図は従来の１ｆｌｉ像表示装置を示すブロック第４
図は従来例の動作を示すタイミングチャート、第５図は
データ転送を行なうプログラム例を示す図、第６図は本
発明の一実施例を示すブロック図である。 ｌ・・・ＣＰＵ、　２・・・表示回路。 ３・・・ＣＲＴ、　２４・・・表示用ＲＡ　Ｍ　。 ４１・・・アドレス比較回路、４２・・・ＮＯＰ発生（
ロ）路。 第２図 第　３ｒｆＪ （α）鋼屹スフ０−ルイ＊　、　（４１）磯Ｚ７０−ル
後〔オフセット〕＝（ＦＦ５０）１６　〔オフセット）
　−（ＦＦＦＦ）／６第４図 ＬＤＸ　弁δＴＡｆｅＴ ｌθｏｒ　ＬＤＡ　Ｘ＋ ＣＭｒＸ　’＃ＥＮＤ ＢＮＥ　ＬθＯＰ

Claims (1)

【特許請求の範囲】
1. 中央演算処理装置と、画像情報を記憶する記憶手段と、
   該中央演算装置が解読及び実行可能な所定の制御符号を
   発生する制御符号発生手段と、前記記憶手段が出力する
   情報と前記制御符号発生手段の発生する制御符号とを切
   換えて前記中央演算処理装置に供給する情報切換手段と
   前記中央演算装置により設定されるデータを保持する保
   持手段と、前記保持手段の保持するデータ値と前記中央
   演算処理装置の出力するアドレスデータ値を比較し、そ
   の一致を検出して前記中央演算処理装置に通知するアド
   レス比較手段とを備え、前記切換手段を切換えて、前記
   制御符号発生手段の発生する制御符号を出力し、前記ア
   ドレス比較手段からの通知が発生するまで前記中央演算
   手段が連続的に前記制御符号を解読及び実行することを
   特徴とする画像表示、装置。