JPS6086839A - テ−プキヤリア方式を用いた半導体装置の製造方法 - Google Patents

テ−プキヤリア方式を用いた半導体装置の製造方法

Info

Publication number
JPS6086839A
JPS6086839A JP58194894A JP19489483A JPS6086839A JP S6086839 A JPS6086839 A JP S6086839A JP 58194894 A JP58194894 A JP 58194894A JP 19489483 A JP19489483 A JP 19489483A JP S6086839 A JPS6086839 A JP S6086839A
Authority
JP
Japan
Prior art keywords
semiconductor device
punching
punched
tape carrier
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58194894A
Other languages
English (en)
Other versions
JPH0216009B2 (ja
Inventor
Hiroshi Aoyama
弘 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58194894A priority Critical patent/JPS6086839A/ja
Publication of JPS6086839A publication Critical patent/JPS6086839A/ja
Publication of JPH0216009B2 publication Critical patent/JPH0216009B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/077—Connecting of TAB connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はテープキャリア方式による半導体装置の製造方
法に係り、特にテープキャリア内に組立てられた半導体
装置を打抜き、そのままトレーに収納する半導体装置の
製造方法に関する。
第1図(a)は、従来一般的なテープキャリア方式にお
ける半導体装置の打抜き及びトレー収納の工程説明図、
(b)はテープキャリアの争1視図、(C)はその断面
図である。図に於て1はテープキャリアー、2はテープ
キャリアー内に組立てられた半導体装置であって、チッ
プにインナーリード1′がポンディングされたもの、3
はテープキャリア内の牛導体装置全アウターリード範囲
内で打抜くポンチであり、4は同じくダイである。5は
打抜かれた半導体装置2′を収納トレーに移送する機構
(図示せず)の移送アームであり、6は収納トレーでア
シ。
7はそのトレーを載置するXYステージである。
動作は、先ずテープキャリア1から半導体装置2をポン
チ3とダイ4とにより打抜く。その後そのままの状態を
保持しなから打抜ポンチ3を所定の位置まで上昇させる
。この時打抜かれた半導体装置2′は上部に待ちかまえ
ている移送機構のアーム5の先端にて真空吸着等により
保持され、XYステージ7上に載置されている収納トレ
ー6の凹部に移送され収納されていくものである。
以上従来の方式では、打抜工程と収納工程との位置が平
面的に離れている為、打抜いた半導体装置を収納部に移
送する俄耐が必要となり、それによる動作時間も必要と
なる。更に、移送機構によるハンドリングが多い為、打
抜がれた。半導体装置に変形、傷等が発生するなど、本
方式には多くの問題が解決されずに残っているのが現状
である。
本発明は以上の問題に対処してなさ2したもので、テー
プキャリア内の半組・1体装置の打抜工程と収納工程と
の位置を上下方向に配置したことにより機構及び動作を
簡易化し、信頼性の優れたテープキャリア方式による半
導体装置の製造方法を提供するものである。
以下図面を参照して本発明の詳細について説明する。第
2図は本発明に用いる製造装置の一実施例を示す概略図
、第3図(a) 、 (b)はその打抜部の詳細断面図
である。図に於て、8はチップにインナーリードボンデ
ィングがなされた仮のテープが巻かれている供給側リー
ル% 9はテープ送りas。
10はテープのたるみ止めのテンション機構、11は補
助ローラー、12は収納側リール、13は打抜部である
。
次に本発明の製造方法を、この製造装置の動作と共に説
明する。先ずテープキャリア内に形成されたリードフレ
ームのインナーリードとチップの電極とを接続したイン
ナーリードボンディング後のテープ全供給側リール8に
巻き、テープ送り機構9によりこのテープを所定の位置
に搬送する。
この時テープ送り機構9のスプロケットホイール及びテ
ープテンション機構101位置決めピン等により精度よ
く搬送拳位置決め・保持が行なわれるO 次に打抜部13内の打抜ポンチ3aがパッド3′と共に
下降してパッド3′でテープキャリア1を押え、更に打
抜ポンチを下降させ、打抜ダイ4aとの切断動作により
前記テープ1のアウターリード範囲内で半導体装置2′
を打抜く。この時打抜かれた半導体装[2/は打抜ポン
チ3aの先端の真空熱着保持孔により吸着されそのまま
の状態を保持しながら第3図(b)に示すように更に所
定の位置まで下降する。この時、半導体装@ 2/の下
部には、XYステージ7上に載置されている収納トレー
6が待機しており、真空吸着保持を切ることにより容易
に収納トレー6の凹部に収納することができる。
次に収納トレー即ちXYステージがトレーのピッチ分だ
け送られ、同時に打抜ポンチが上昇し、史にテープがピ
ッチ分搬送され、前記動作が繰返し行なわれていくもの
である。
以上のとおり本発明によれは、打抜工程と収納工程とが
従来平面的に離れていたのを上下に接近して配置したこ
とにより、打抜かれた半導体装置を収納部に移送する機
構が必要無くなること、又打抜動作のみによりトレーに
収納出来る為移送時間を必要としなくなり生産向上につ
ながること、更に移送機構によるハンドリングが無くな
る為従来発生していたハンドリングによる変形、傷が発
生しなくなる等、工程及び装置の簡素化と共に品質及び
生産員にも多大な効果を生ずるものである。
【図面の簡単な説明】
第1図18)は従来のテープキャリア方式による半導体
装置の打抜き及びトレー収納の工程説明図であり、(b
)はテープキャリアの斜視図、(C)はその断面図、第
2図は本発明に用いる製造装置の一実施例を示す概略図
、第3図(aJ 、 lb)は打抜部の詳細断面図であ
る。 l・・・・・・テープキャリア、1′・・・・・・イン
ナーリード、2・・・・・・組立てられた半導体[i、
 2’・・・・・・打抜かれた半導体装置、3,3a・
・・・・・打抜ポンチ、3′・・・・・・パッド% 4
,4a・・・・・・打抜ダイ、5・・・・・・移送アー
ム、6・・・・・・収納トレー、7・・・・・・XYス
テージ、8・・・・・・供給側リール、9・・・・・・
テープ送り機構、10・・・・・・テンション機構、1
1・・・・・・補助ロー2−112・・・・・・収納側
リール、13・・・・・・打抜部。 ′1 87区 83囚

Claims (1)

    【特許請求の範囲】
  1. テープキャリアのインナーリードにチップをボンディン
    グして半導体装置を組立て、吸着ノズルを兼ねた切断ポ
    ンチを下降させてアウターリード部から半導体装置を切
    断し、そのまま下降させて吸着を断ち、切断ポンチ下方
    に位置し且りX−Yステージに載置されたトレーに半導
    体装置を順次収納することを特徴とするテープキャリア
    方式を用いた半導体装置の製造方法。
JP58194894A 1983-10-18 1983-10-18 テ−プキヤリア方式を用いた半導体装置の製造方法 Granted JPS6086839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58194894A JPS6086839A (ja) 1983-10-18 1983-10-18 テ−プキヤリア方式を用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58194894A JPS6086839A (ja) 1983-10-18 1983-10-18 テ−プキヤリア方式を用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6086839A true JPS6086839A (ja) 1985-05-16
JPH0216009B2 JPH0216009B2 (ja) 1990-04-13

Family

ID=16332093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58194894A Granted JPS6086839A (ja) 1983-10-18 1983-10-18 テ−プキヤリア方式を用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6086839A (ja)

Also Published As

Publication number Publication date
JPH0216009B2 (ja) 1990-04-13

Similar Documents

Publication Publication Date Title
US4551912A (en) Highly integrated universal tape bonding
JP2019054209A (ja) 半導体製造装置、半導体装置の製造方法およびコレット
EP0130498A1 (en) Highly integrated universal tape bonding of semiconductor chips
US7192843B2 (en) Method of fabricating semiconductor device
US6787374B2 (en) Semiconductor device manufacturing method and semiconductor device sorting system to be used with the same
JP3041984B2 (ja) ワイヤボンディング・システム
KR100914986B1 (ko) 칩 본딩 장비
JPH0216009B2 (ja)
JP2514956B2 (ja) ダイ供給方法およびトレイキヤリアダイ供給体
JPH0543184B2 (ja)
JP2767277B2 (ja) インナーリードボンダ
JPH0964067A (ja) ワークに対する半導体チップの供給装置
JPS6342134A (ja) チツプボンデイング装置
JPH04345043A (ja) フィルムキャリアテープ
JPS59218750A (ja) ペレツト分離方法および装置
JPH0212848A (ja) インナー・リード・ボンディング装置
JPS63257235A (ja) 打抜き装置
JP4440455B2 (ja) バンプボンド装置及びフリップチップボンド装置
JPH06151519A (ja) 半導体装置の製造方法
JPH07193177A (ja) 半導体装置におけるリードフレーム切離し装置
JP2984381B2 (ja) インナリードボンディング装置
KR0145126B1 (ko) 반도체 장비의 대형칩용 플렌지 업 스테이지
JP2639953B2 (ja) 半導体製造装置
JPH04152542A (ja) ダイボンダへのチップ供給方法
JPH02312258A (ja) チップ実装装置