JPS6086855A - 集積回路用バイアス回路 - Google Patents
集積回路用バイアス回路Info
- Publication number
- JPS6086855A JPS6086855A JP58194280A JP19428083A JPS6086855A JP S6086855 A JPS6086855 A JP S6086855A JP 58194280 A JP58194280 A JP 58194280A JP 19428083 A JP19428083 A JP 19428083A JP S6086855 A JPS6086855 A JP S6086855A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- input terminal
- voltage
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は集積回路用バイアス回路、よシ詳しくは、バイ
アス電圧供給回路に関するものである。
アス電圧供給回路に関するものである。
〔発明の背景〕 ゛
集積回路では、多結晶シリコン、拡散層等の抵抗の大き
な配線でバイアス電圧を供給し、かつ、内部からだけで
はなく外部からもバイアス電圧を制御する必要がある場
合がある。この場合に、外部から供給したバイアス電圧
が集積回路内に正確に印加されないという問題が生じる
。以下、この問題について説明する。
な配線でバイアス電圧を供給し、かつ、内部からだけで
はなく外部からもバイアス電圧を制御する必要がある場
合がある。この場合に、外部から供給したバイアス電圧
が集積回路内に正確に印加されないという問題が生じる
。以下、この問題について説明する。
第１図は、従来の集積回路用バイアス回路である。集積
回路ｌ内のバイアス発生回路２の出力は、配線抵抗４−
１．４−２． ・・・−・・、４−（ｍ＋ｎ）を介して
内部回路３−１．３−２．・・・・・・、３−（ｍ−１
−ｎ）のバイアス入力に蛍続芒れることになｐ、′！た
、配線抵抗４−１．４−２．・・団・、４−ｍｆ直列に
したものを介して外部バイアス入力端子５に接続されて
いる。
回路ｌ内のバイアス発生回路２の出力は、配線抵抗４−
１．４−２． ・・・−・・、４−（ｍ＋ｎ）を介して
内部回路３−１．３−２．・・・・・・、３−（ｍ−１
−ｎ）のバイアス入力に蛍続芒れることになｐ、′！た
、配線抵抗４−１．４−２．・・団・、４−ｍｆ直列に
したものを介して外部バイアス入力端子５に接続されて
いる。
バイアス入力端子５に外部から何も接続していない場合
には、内部回路３−１．３−２．・・・・・・。
には、内部回路３−１．３−２．・・・・・・。
３−（ｍ−１−ｎ）のバイアス入力の入力抵抗が大きけ
れば、バイアス発生回路２の出力電圧は正確に各バイア
ス入力に伝わ−る。特に、バイアス入力を電界効果トラ
ンジスタのゲートとして入力抵抗を笑員的に無限大にで
きるｚｄＯ８（Ｍｅｔａｌ Ｑｘｉｄｅｊ９ｅｍｉｃｏ
ｎｄｕｃｔｏｒ ）集積回路では、椙度良くバイアス電
圧を供給できる。
れば、バイアス発生回路２の出力電圧は正確に各バイア
ス入力に伝わ−る。特に、バイアス入力を電界効果トラ
ンジスタのゲートとして入力抵抗を笑員的に無限大にで
きるｚｄＯ８（Ｍｅｔａｌ Ｑｘｉｄｅｊ９ｅｍｉｃｏ
ｎｄｕｃｔｏｒ ）集積回路では、椙度良くバイアス電
圧を供給できる。
ところが、バイアス電圧を内部のバイアス発生回路２に
よる標準値から外部の、たとえば、手動値に切替えるた
め、第１図に示すように、スイツチロによって外部バイ
アス電源７を接続すると。
よる標準値から外部の、たとえば、手動値に切替えるた
め、第１図に示すように、スイツチロによって外部バイ
アス電源７を接続すると。
バイアス発生回路２と外部バイアス電源７の出力電圧が
等しくない場合、配線抵抗４−１．４−２゜・・・・・
・、４−ｍに電流が流れることになる（電流値は、配線
抵抗とバイアス発生回路の出力抵抗とで定まる）。した
がって、この場合には、配線抵抗４−２．４−３．・・
・・・・、４−ｍによる電圧降下のため、外部バイアス
電源７によるバイアス電圧が。
等しくない場合、配線抵抗４−１．４−２゜・・・・・
・、４−ｍに電流が流れることになる（電流値は、配線
抵抗とバイアス発生回路の出力抵抗とで定まる）。した
がって、この場合には、配線抵抗４−２．４−３．・・
・・・・、４−ｍによる電圧降下のため、外部バイアス
電源７によるバイアス電圧が。
内部回路４−１．４−２．・・・・・・、４−ｍに正確
に伝わらなくなシ、集積回路１が正常に動作しなくなる
。
に伝わらなくなシ、集積回路１が正常に動作しなくなる
。
よって、本発明の目的は、内部バイアス発生回路が有っ
ても、外部から正確にバイアス電圧を与えられる集積回
路用バイアス回路を提供することにある。
ても、外部から正確にバイアス電圧を与えられる集積回
路用バイアス回路を提供することにある。
上記の目的に従って、本発明では、バイアス発生回路の
出力をバイアス入力端子まで引出して。
出力をバイアス入力端子まで引出して。
バイアス入力端子から内部回路にバイアス電圧を供給す
るようにして電圧降下の影響が内部回路に及ばないよう
にしている。
るようにして電圧降下の影響が内部回路に及ばないよう
にしている。
以下、図面を用いて本発明の集積回路用バイアス回路を
説明する。
説明する。
第２図は、本発明による集積回路用バイアス回路の一実
施例の構成を示す回路図である。第２図において、集積
回路ｌＯは、第１図の１と同様に、バイアス発生回路２
、内部回路３−１．３−２゜・・・・・・、３− （ｍ
十〇 ）とバイアス入力端子５を含んでいる。本実施例
では、従来例と異なシ、バイアス発生回路２の出力が直
接バイアス入力端子５に接続される。バイアス発生回路
２とバイアス入力端子５０間には、配線抵抗４０−１が
入る。内部回路３−１．３−２．・・・・・・、３−（
ｍ十〇）には、バイアス入力端子５から配線抵抗４０−
２゜４０−３．・・・・・・、４０−（ｍ＋ｎ）を介し
てバイアス電圧が供給される。
施例の構成を示す回路図である。第２図において、集積
回路ｌＯは、第１図の１と同様に、バイアス発生回路２
、内部回路３−１．３−２゜・・・・・・、３− （ｍ
十〇 ）とバイアス入力端子５を含んでいる。本実施例
では、従来例と異なシ、バイアス発生回路２の出力が直
接バイアス入力端子５に接続される。バイアス発生回路
２とバイアス入力端子５０間には、配線抵抗４０−１が
入る。内部回路３−１．３−２．・・・・・・、３−（
ｍ十〇）には、バイアス入力端子５から配線抵抗４０−
２゜４０−３．・・・・・・、４０−（ｍ＋ｎ）を介し
てバイアス電圧が供給される。
第２図の構成によれば、スイッチ６によシ外部バイアス
電源７からのバイアス電圧をバイアス入 ゛刃端子５に
加えた場合でも、配線抵抗による電圧降下は配線抵抗４
０−１によるものだけになるので、外部バイアス電源７
からのバイアス電圧が内部回路３−１．３−２． ・−
・・・−、３−（ｍ＋ｎ ）に正確に伝わることになる
。
電源７からのバイアス電圧をバイアス入 ゛刃端子５に
加えた場合でも、配線抵抗による電圧降下は配線抵抗４
０−１によるものだけになるので、外部バイアス電源７
からのバイアス電圧が内部回路３−１．３−２． ・−
・・・−、３−（ｍ＋ｎ ）に正確に伝わることになる
。
なお、配線抵抗４０−１を大きく選ぶことによって、外
部バイアス電源７をバイアス入力端子５に接続したとき
に流入する電流を小さくすることができる。
部バイアス電源７をバイアス入力端子５に接続したとき
に流入する電流を小さくすることができる。
以上説明したように、本発明によれば、内部のバイアス
発生回路と外部のバイアス電源のどちらでも正確にバイ
アス重圧を与えることができる集積回路を実現でき、集
積回路の動作を高精度化することができる。
発生回路と外部のバイアス電源のどちらでも正確にバイ
アス重圧を与えることができる集積回路を実現でき、集
積回路の動作を高精度化することができる。
第１図は、従来の集積回路用バイアス回路の構成を示す
回路図％第２図は、本発明の集積回路用バイアス回路の
一実施例の構成を示す回路図でおる。
回路図％第２図は、本発明の集積回路用バイアス回路の
一実施例の構成を示す回路図でおる。
Claims (1)
- 集積回路内のバイアス発生回路の出力を上記集積回路の
バイアス入力端子に接続し、上記入力端子から前記集積
回路の内部回路に前記バイアス発生回路の出力を接続し
て構成されたことを特徴とする集積回路用バイアス回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194280A JPS6086855A (ja) | 1983-10-19 | 1983-10-19 | 集積回路用バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194280A JPS6086855A (ja) | 1983-10-19 | 1983-10-19 | 集積回路用バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086855A true JPS6086855A (ja) | 1985-05-16 |
Family
ID=16321978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194280A Pending JPS6086855A (ja) | 1983-10-19 | 1983-10-19 | 集積回路用バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086855A (ja) |
-
1983
- 1983-10-19 JP JP58194280A patent/JPS6086855A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03235517A (ja) | スイッチ回路 | |
| JPH02100419A (ja) | Ｅｃｌ回路 | |
| EP0471390A2 (en) | A frequency divider circuit | |
| JPH03121512A (ja) | バイアス電圧発生器 | |
| JP3052433B2 (ja) | レベルシフト回路 | |
| JPH0537354A (ja) | 半導体集積回路 | |
| JPS5869121A (ja) | 半導体集積回路 | |
| JPS5952321A (ja) | 電流源回路 | |
| JPH03810B2 (ja) | ||
| SU593250A1 (ru) | Адресный формирователь дл интегрального посто нного запоминающего устройства | |
| JPS60112316A (ja) | スイッチ回路 | |
| JPH04207219A (ja) | 半導体構造 | |
| JPH01164060A (ja) | 半導体装置 | |
| JPH04128670A (ja) | 半導体集積回路 | |
| JPH01276821A (ja) | Ｃｍｏｓ入力バッファ回路 | |
| JPH03229514A (ja) | 電流切り替え型差動論理回路 | |
| JPS5848922B2 (ja) | フクゴウテイデンリユウカイロ | |
| JPH04345209A (ja) | 双方向バッファ回路 | |
| JPH1098372A (ja) | 集積回路の入力回路 | |
| JPS63117620A (ja) | 電流制限機能付き出力回路 | |
| JPH06348354A (ja) | 集積回路 | |
| JPH11202956A (ja) | 電源電流安定化回路 | |
| JPH04371020A (ja) | 出力回路 | |
| JPH02131018A (ja) | 半導体集積回路 | |
| JPS5910028A (ja) | 発振回路 |