JPS5910028A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS5910028A JPS5910028A JP57117942A JP11794282A JPS5910028A JP S5910028 A JPS5910028 A JP S5910028A JP 57117942 A JP57117942 A JP 57117942A JP 11794282 A JP11794282 A JP 11794282A JP S5910028 A JPS5910028 A JP S5910028A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- mutual conductance
- circuit
- oscillation circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は発振回路に係り、特に外部クロック信号に応
答して動作可能な発振回路に関する。
答して動作可能な発振回路に関する。
半導体素子を用いて発振回路を構成する場合の従来の代
表的な例を第１図に示した。同図によれば、インバータ
／、！、またインバータ／の入出力端間に並列接続され
た帰還抵抗３及び水晶振動子≠が示されている。インバ
ータ／の出力にはインバータコの入力が接続される。
表的な例を第１図に示した。同図によれば、インバータ
／、！、またインバータ／の入出力端間に並列接続され
た帰還抵抗３及び水晶振動子≠が示されている。インバ
ータ／の出力にはインバータコの入力が接続される。
この様な構成の発振回路においては信号発生回路を構成
するインバータｌ、帰還抵抗３及び水晶振動子≠によっ
ては振幅の極めて小さい正弦波がインバーターの出力に
得られる。
するインバータｌ、帰還抵抗３及び水晶振動子≠によっ
ては振幅の極めて小さい正弦波がインバーターの出力に
得られる。
この場合、インバーターへの供給電圧ＶＤＤとすると、
出力の動作点は約Ｅ−ＶＩＴＤである。インバータ、２
はこの正弦波を矩形波に整形するが、入力が正弦波であ
るために動作時に多大な貫通電流が流れる。従って、低
消費電力を目指す半導体回路特にＬＥＴ■などでは従来
インバータコの貫通電流を最小限に抑えるため、インバ
ータコを構成するトランジスタの相互コンダクタンスｇ
ｍをできるだけ小さくするような設計をしていた。すな
わち、例えばＭＯＳ）ランジスタによってインバータコ
を構成する場合には、トランジスタのゲート長り及びゲ
ート幅Ｗとしてｗ、Ａを小さくすることによって相互コ
ンダクタンスを小さくしていた。
出力の動作点は約Ｅ−ＶＩＴＤである。インバータ、２
はこの正弦波を矩形波に整形するが、入力が正弦波であ
るために動作時に多大な貫通電流が流れる。従って、低
消費電力を目指す半導体回路特にＬＥＴ■などでは従来
インバータコの貫通電流を最小限に抑えるため、インバ
ータコを構成するトランジスタの相互コンダクタンスｇ
ｍをできるだけ小さくするような設計をしていた。すな
わち、例えばＭＯＳ）ランジスタによってインバータコ
を構成する場合には、トランジスタのゲート長り及びゲ
ート幅Ｗとしてｗ、Ａを小さくすることによって相互コ
ンダクタンスを小さくしていた。
しかし、−第１図に示した従来の発振回路において、イ
ンバーターとインバータコとの接続点ｊより、信号発生
回路の周波数と異なる周波数のクロックパルスを入力し
て回路を動作させる場合がある。例えば、発振回路の動
作テストを行う場合に。
ンバーターとインバータコとの接続点ｊより、信号発生
回路の周波数と異なる周波数のクロックパルスを入力し
て回路を動作させる場合がある。例えば、発振回路の動
作テストを行う場合に。
外部から内部発振周波数より高い周波数のクロックパル
スを接続点ｊから入力する場合がある・このため、従来
はこのテストのことを考慮して、インバータλを構成す
るトランジスタの相互コンダクタンスｇｍを実際の動作
時の駆動に必要な大きさよりも大きく設計しで、内部発
振周波数よシ高い周波数のクロックパルスが入力された
場合でも対処できるように役割していた。
スを接続点ｊから入力する場合がある・このため、従来
はこのテストのことを考慮して、インバータλを構成す
るトランジスタの相互コンダクタンスｇｍを実際の動作
時の駆動に必要な大きさよりも大きく設計しで、内部発
振周波数よシ高い周波数のクロックパルスが入力された
場合でも対処できるように役割していた。
従って、前述した様に通常の動作時には貫通電流によっ
て無駄な電流が消費されることになる。
て無駄な電流が消費されることになる。
逆に、内部発振周波数よシ低い周波数のクロックパルス
を接続点ｊから入力し、より低い周波数で動作させる場
合には必要以上の電流が消費されてしまうという欠点を
有していた。
を接続点ｊから入力し、より低い周波数で動作させる場
合には必要以上の電流が消費されてしまうという欠点を
有していた。
この発明は、以上の従来技術の欠点を除去しようとして
成されたものであり、発振回路の動作時及び外部から発
振周波数と異外っだ周波数のクロックパルスを入力して
テストを行う場合に、各動作に最適なように相互コンダ
クタンスｇｍを変更し得る波形整形用インバータを用い
ることにより、不必要な電流が消費されないようにした
発振回路を提供することを目的とする。
成されたものであり、発振回路の動作時及び外部から発
振周波数と異外っだ周波数のクロックパルスを入力して
テストを行う場合に、各動作に最適なように相互コンダ
クタンスｇｍを変更し得る波形整形用インバータを用い
ることにより、不必要な電流が消費されないようにした
発振回路を提供することを目的とする。
この目的を達成するため、この発明によれば。
正弦波を発生する信号発生回路と、この発生回路の出力
である正弦波を矩形波に変換する波形整形用インバータ
とを具え、前記信号発生回路と前記インバータとの接続
点に供給するクロック信号に応答して動作可能である発
振回路において、前記信号発生回路の発振周波数に対し
て定めた前記インバータの相互コンダクタンスを前記ク
ロック信号の周波数に応じて増減可能であるようにする
。
である正弦波を矩形波に変換する波形整形用インバータ
とを具え、前記信号発生回路と前記インバータとの接続
点に供給するクロック信号に応答して動作可能である発
振回路において、前記信号発生回路の発振周波数に対し
て定めた前記インバータの相互コンダクタンスを前記ク
ロック信号の周波数に応じて増減可能であるようにする
。
以下、添付図面に従ってこの発明の詳細な説明する。各
図において、第１図と同一の符号は同様の対象を示すも
のとする・ 第一図はこの発明の実施例を示すものであり。
図において、第１図と同一の符号は同様の対象を示すも
のとする・ 第一図はこの発明の実施例を示すものであり。
正弦波を発生する信号発生回路を構成するインバータ／
、帰還抵抗３．並びに水晶振動子グ、及び波形整形用イ
ンバータ、２ ’ｉ具えている。このインバータλには
並列にクロックドインバータ６を接続しである。クロッ
クドインバータ６は、クロックゲート式ＣＭＯＳロジッ
クの一種であり、この実施例においては規則的なりＵツ
ク信号として到来する入力信号を制御信号によって制御
するものであり、制御信号のオン指令によって反転動作
を実行し、櫨だオフ指令によって入力信号をしゃ断する
。第２図において、制御（Ｕ号は番号７で示している。
、帰還抵抗３．並びに水晶振動子グ、及び波形整形用イ
ンバータ、２ ’ｉ具えている。このインバータλには
並列にクロックドインバータ６を接続しである。クロッ
クドインバータ６は、クロックゲート式ＣＭＯＳロジッ
クの一種であり、この実施例においては規則的なりＵツ
ク信号として到来する入力信号を制御信号によって制御
するものであり、制御信号のオン指令によって反転動作
を実行し、櫨だオフ指令によって入力信号をしゃ断する
。第２図において、制御（Ｕ号は番号７で示している。
ここで、インバータコは、信号発生回路の動作時の周波
数で駆動される最小の相互コンダクタンスｇｍに設計さ
れ、クロックドインバータｔは接続点ｊから入力される
更に高い周波数のクロックパルスによっても動作可能な
高い相互コンダクタンスｇｍに設計する。今、この回路
が内部発振回路である信号発生回路によゐ通常動作の場
合には制御信号７によりクロックドインバータｔは非導
通であシ、インバータ／、コによる従来回路（第１図）
と同様の動作を行うようにする。
数で駆動される最小の相互コンダクタンスｇｍに設計さ
れ、クロックドインバータｔは接続点ｊから入力される
更に高い周波数のクロックパルスによっても動作可能な
高い相互コンダクタンスｇｍに設計する。今、この回路
が内部発振回路である信号発生回路によゐ通常動作の場
合には制御信号７によりクロックドインバータｔは非導
通であシ、インバータ／、コによる従来回路（第１図）
と同様の動作を行うようにする。
次に、内部発振周波数よシも高い周波数のクロックパル
スを接続点ｊに印加した場合には、制御信号７によりク
ロックドインバータ２を導通させインパーク！とクロッ
クドインバータ６とが並列に動作するようにする。この
ようにすると、見かけ上インバータ！とクロックドイン
バータｔとの並列回路で構成される波形整形用インパー
クの相互コンダクタンスｇｍを大きくすることができる
。
スを接続点ｊに印加した場合には、制御信号７によりク
ロックドインバータ２を導通させインパーク！とクロッ
クドインバータ６とが並列に動作するようにする。この
ようにすると、見かけ上インバータ！とクロックドイン
バータｔとの並列回路で構成される波形整形用インパー
クの相互コンダクタンスｇｍを大きくすることができる
。
第３図はこの発明の他の実施例を示すものであり、前述
と同様のインパークλに複数のインバータＡ／ 、 ４
ｕ 、・・、Ａ３をマスクスライスによシ適当な数だけ
接続したものである。この場合、インバータＡＩ 、
／、２ 、・・・、 Ａ３を任意に選択してインバータ
！に接続するように制御すれば、接続点ｊに与える任意
のクロックパルスに対して適合する相互コンダクタンス
ｇｒ１１を得ることができる。
と同様のインパークλに複数のインバータＡ／ 、 ４
ｕ 、・・、Ａ３をマスクスライスによシ適当な数だけ
接続したものである。この場合、インバータＡＩ 、
／、２ 、・・・、 Ａ３を任意に選択してインバータ
！に接続するように制御すれば、接続点ｊに与える任意
のクロックパルスに対して適合する相互コンダクタンス
ｇｒ１１を得ることができる。
この発明は１以上の様に波形整形用インパークの相互コ
ンダクタンスを接続点からの外部クロック信号に対して
任意に変えることができるようにすることにより、内部
発振周波数と外部りｆロック信号の各々に対して最適な
相互コンダクタンスをもって対応することができ無１ｆ
、ｉ、な市’、 ｒ；Ｉｒ、消費を回避することのでき
る発振回路を提供することができる。
ンダクタンスを接続点からの外部クロック信号に対して
任意に変えることができるようにすることにより、内部
発振周波数と外部りｆロック信号の各々に対して最適な
相互コンダクタンスをもって対応することができ無１ｆ
、ｉ、な市’、 ｒ；Ｉｒ、消費を回避することのでき
る発振回路を提供することができる。
第１図は従来の発振回路の回路図、第２図はこの発明の
実施例を示す回路図、第３図はこの発明の他の実施ト１
］を示ず（Ｃ１（略図である。 ／、２ インバータ、３・・・帰ｊ鷲抵抗、弘・・・水
晶振帖子、ｊ−接続点、６ クロックドインバータ、７
・制「１１１信月、 ＡＩ 、 Ａり、６３・・・イン
バータ。 出凰′久代理人 猪 股 清第１ 図 袷２図
実施例を示す回路図、第３図はこの発明の他の実施ト１
］を示ず（Ｃ１（略図である。 ／、２ インバータ、３・・・帰ｊ鷲抵抗、弘・・・水
晶振帖子、ｊ−接続点、６ クロックドインバータ、７
・制「１１１信月、 ＡＩ 、 Ａり、６３・・・イン
バータ。 出凰′久代理人 猪 股 清第１ 図 袷２図
Claims (1)
- 【特許請求の範囲】 ／、信号発生回路と、この発生回路の出力を矩形波に変
換する波形整形用インバータとを具え。 前記信号発生回路と前記インバータとの接続点に供給す
るクロック信号に応答して動作可能である発振回路にお
いて、前記信号発生回路の発振周波数に対して定めた前
記インバータの相互コンダクタンスを前記クロック信号
の周波数に応じて増減可能であるようにして成る発振回
路。 λ、特許請求の範囲第１項記載の発振回路において、前
記インバータに並列にクロックドインバータを接°続し
、このクロックドインバータを導通状態とすることによ
り前記相互コンダクタンスを増大させ、また非導通状態
とすることによシ前記相互コンダクタンスを減少させる
ようにして成る発振回路。 ３、特許請求の範囲第１項記載の発振回路において、前
記インバータに並列に任意個数の他のインバータをマス
クスライスによって接続することにより、前記相互コン
ダクタンスを増減させるようにして成る発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117942A JPS5910028A (ja) | 1982-07-07 | 1982-07-07 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117942A JPS5910028A (ja) | 1982-07-07 | 1982-07-07 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910028A true JPS5910028A (ja) | 1984-01-19 |
Family
ID=14724032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117942A Pending JPS5910028A (ja) | 1982-07-07 | 1982-07-07 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910028A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212277U (ja) * | 1985-07-08 | 1987-01-24 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380951A (en) * | 1976-12-25 | 1978-07-17 | Toshiba Corp | Oscillator circuit |
-
1982
- 1982-07-07 JP JP57117942A patent/JPS5910028A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380951A (en) * | 1976-12-25 | 1978-07-17 | Toshiba Corp | Oscillator circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212277U (ja) * | 1985-07-08 | 1987-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| JPH0562705B2 (ja) | ||
| JPH0519914A (ja) | 半導体装置の内部降圧回路 | |
| JPS5910028A (ja) | 発振回路 | |
| JPH0457241B2 (ja) | ||
| JPH03101410A (ja) | 電圧制御発振回路 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JP3778566B2 (ja) | 広い電源範囲に亘って動作するのに適した低電圧ＢｉＣＭＯＳデジタル遅延チェーン | |
| JPH023328B2 (ja) | ||
| JPS60111528A (ja) | 集積回路装置 | |
| JPH0548968B2 (ja) | ||
| KR920003040Y1 (ko) | 클럭 분주 선택회로 | |
| KR100188007B1 (ko) | 펄스 발생회로 | |
| JPS6382108A (ja) | 発振回路用半導体集積回路 | |
| JPH0245378B2 (ja) | ||
| JPH0553402B2 (ja) | ||
| JPH0677731A (ja) | 発振制御回路および発振回路 | |
| JPS6230524B2 (ja) | ||
| JPH07170167A (ja) | 交流信号用レベルシフタ | |
| JPH01171241A (ja) | 半導体集積回路 | |
| JPS63157516A (ja) | 発振回路 | |
| JPH0114735B2 (ja) | ||
| JPH0223703A (ja) | 発振制御回路 | |
| JPS6342514A (ja) | 半導体集積化ｃｒ発振回路 | |
| JPH01319307A (ja) | 発振回路 |