JPS6086914A - リセツト信号回路装置 - Google Patents
リセツト信号回路装置Info
- Publication number
- JPS6086914A JPS6086914A JP58194652A JP19465283A JPS6086914A JP S6086914 A JPS6086914 A JP S6086914A JP 58194652 A JP58194652 A JP 58194652A JP 19465283 A JP19465283 A JP 19465283A JP S6086914 A JPS6086914 A JP S6086914A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- circuit
- capacitor
- reset signal
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロプロセッサなどの制御回路において、
電源オン時の初期化実施のため必要とされるリセット信
号回路装置に関するものである。
電源オン時の初期化実施のため必要とされるリセット信
号回路装置に関するものである。
従来例の構成とその問題点
従来のこの種の装置は第１図に示すようにバッファ１の
入力端子とアース間にコンデンサ２を、また電源端子と
の間に抵抗３を接続した回路が簡便であるためよく使用
されているうしかしこの回路では、第２図イに示すよう
に電源電圧子Ｂの立上りが遅い場合には、リセ、７ト回
路の時定数Ｃ×Ｒ（但しコンデンサ２の容量をＣ２抵抗
３の抵抗値をＲとずＺ） ）を大きくしなければならな
いが、その時定数をある程度以上遅くなると、コンデン
サ２の端子電圧■。の立上り傾斜が小さくなる。
入力端子とアース間にコンデンサ２を、また電源端子と
の間に抵抗３を接続した回路が簡便であるためよく使用
されているうしかしこの回路では、第２図イに示すよう
に電源電圧子Ｂの立上りが遅い場合には、リセ、７ト回
路の時定数Ｃ×Ｒ（但しコンデンサ２の容量をＣ２抵抗
３の抵抗値をＲとずＺ） ）を大きくしなければならな
いが、その時定数をある程度以上遅くなると、コンデン
サ２の端子電圧■。の立上り傾斜が小さくなる。
このため、バ・ファ１の出力電圧■ｂが、第２図口に示
すように一時的に発振気味となり、信号の切替わり部分
でチャタリングを含んだような波形となるため（一般的
には、バッファ１としてＴＴＬを使用した場合、その出
力端での立上り速度が１Ｖ／Ｉｔ ｓ以下になると前記
のような現象が発生する）、最小クセ１．ト信号幅が要
求されている素子をリセットする場合などには第１図の
回路方式では不都合を生［〕ることかある。
すように一時的に発振気味となり、信号の切替わり部分
でチャタリングを含んだような波形となるため（一般的
には、バッファ１としてＴＴＬを使用した場合、その出
力端での立上り速度が１Ｖ／Ｉｔ ｓ以下になると前記
のような現象が発生する）、最小クセ１．ト信号幅が要
求されている素子をリセットする場合などには第１図の
回路方式では不都合を生［〕ることかある。
発明の目的
本発明は」二連し／ζチャタリング的な現象の発生を防
止し、安定・確実なリセット信号を得ることを目白りと
する。
止し、安定・確実なリセット信号を得ることを目白りと
する。
発明の構成
本発明はバ、２ノアの入力端子に接続したコンデンサに
急速充電可能な回路を付加することにより、上記目的を
達成するものである。
急速充電可能な回路を付加することにより、上記目的を
達成するものである。
実施例の説明
以下に本発明の実施例について説明する。第３図におい
て１．２．３は第１図に示したものと同じく、それぞれ
、バソノア、コンデンザおよび抵抗である。本実施例が
第１図に示した従来回路と異なる点はトランジスタ４を
付加している点である。トランジスタ４のベースはバッ
ファ１の出力端子に、エミッタはバッファ１の入力端子
に、コレクタは電源端子に接続されている。
て１．２．３は第１図に示したものと同じく、それぞれ
、バソノア、コンデンザおよび抵抗である。本実施例が
第１図に示した従来回路と異なる点はトランジスタ４を
付加している点である。トランジスタ４のベースはバッ
ファ１の出力端子に、エミッタはバッファ１の入力端子
に、コレクタは電源端子に接続されている。
この実施例においてバッファ１の出力電圧Ｖｂが、入力
端子電圧■ より０．７ｖ以」二（トランジスタ４のベ
ース・エミッタ電圧に相当する電圧）高くなると、トラ
ンジスタ４よりコンデンサ２への充電々流が流れ、急速
に■ の電位を−１−ｙｌさせるように働く。この結果
、バソノア１の入力端子の電位は、第４図イに■ で示
すように、■ の電圧がバッファ１のスレッシュホルド
電圧に到達すると、トランジスタ４によりコンデンサ２
は急速に充電されるため、■８はこの時点で急速に立上
がる。この時の立上り傾斜ΔＶ／Δｔは、コンデンサ２
をトランジスタ４の小さいオン抵抗で急速に充電するた
め、１■／μｓ より充分大きい。したがって、バッフ
ァ１の出力電圧■ｂ （リセ・ノド信号）は、第４図口
に示したようにチャタリングの如き動作をすることなく
確実で安定した波形が得られる。
端子電圧■ より０．７ｖ以」二（トランジスタ４のベ
ース・エミッタ電圧に相当する電圧）高くなると、トラ
ンジスタ４よりコンデンサ２への充電々流が流れ、急速
に■ の電位を−１−ｙｌさせるように働く。この結果
、バソノア１の入力端子の電位は、第４図イに■ で示
すように、■ の電圧がバッファ１のスレッシュホルド
電圧に到達すると、トランジスタ４によりコンデンサ２
は急速に充電されるため、■８はこの時点で急速に立上
がる。この時の立上り傾斜ΔＶ／Δｔは、コンデンサ２
をトランジスタ４の小さいオン抵抗で急速に充電するた
め、１■／μｓ より充分大きい。したがって、バッフ
ァ１の出力電圧■ｂ （リセ・ノド信号）は、第４図口
に示したようにチャタリングの如き動作をすることなく
確実で安定した波形が得られる。
しかし、時定数を大きくするため、コンデンサ２の容量
を伶端に大きくした場合には、トランジスタ４で急速充
電しても、まだ■ の立上り傾斜が十分てないクースも
考えられる。このような場合には第５図に示したように
小抵抗６をバッファ１の入力ψ：：、１’ｆ−と、コン
デンサ２との接続点間にさらに挿入することにより改善
される。なお６は電源オフ時にコンデンサ２の電荷を速
く放電させるだめのダイオードである。
を伶端に大きくした場合には、トランジスタ４で急速充
電しても、まだ■ の立上り傾斜が十分てないクースも
考えられる。このような場合には第５図に示したように
小抵抗６をバッファ１の入力ψ：：、１’ｆ−と、コン
デンサ２との接続点間にさらに挿入することにより改善
される。なお６は電源オフ時にコンデンサ２の電荷を速
く放電させるだめのダイオードである。
また、バッファ１の出力インピーダンスが低い場合には
、第３図に示す回路におけるトランジスタ４の代シに、
バッファ１の出力と入力端子間にダイオード７を接続し
ても同様の効果が１１Ｊられる。
、第３図に示す回路におけるトランジスタ４の代シに、
バッファ１の出力と入力端子間にダイオード７を接続し
ても同様の効果が１１Ｊられる。
発明の効果
上記実施例よシ明らかなように本発明によれば電源電圧
の立上シが遅く、非常に大きな時定数が必要な場合でも
、従来回路に対して簡単な回路を追加するだけで、安定
で確実なリセ・ノド信号を得ることができる。
の立上シが遅く、非常に大きな時定数が必要な場合でも
、従来回路に対して簡単な回路を追加するだけで、安定
で確実なリセ・ノド信号を得ることができる。
第１図は従来のリセ・ソト信号回路装置の結線図、第２
図はその信号波形図、第３図は本発明の一実施例による
リセット信号回路装置の結線図、第４図はその信号波形
図、第６図およびｗｒ、”図に１それぞれ他の実施例の
結線図である。 １・・・・・バッファ、２・・・・・コンデンサ、３
・・抵抗、４・・・・・・トランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 子す 第２図 時期 第４図 第 ５ 図 ｈ 第６図
図はその信号波形図、第３図は本発明の一実施例による
リセット信号回路装置の結線図、第４図はその信号波形
図、第６図およびｗｒ、”図に１それぞれ他の実施例の
結線図である。 １・・・・・バッファ、２・・・・・コンデンサ、３
・・抵抗、４・・・・・・トランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 子す 第２図 時期 第４図 第 ５ 図 ｈ 第６図
Claims (1)
- バッファ回路の入力端子とアース間にコンデンサを、電
源端子との間に抵抗を接続し、７７７７回路の出力電圧
が入力端子電圧より低い場合に、前記バ・ソファの入力
端子に接続し／ζコンデンザに急速に充電する回路素子
を設けたことを特徴とするリセット信号回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194652A JPS6086914A (ja) | 1983-10-18 | 1983-10-18 | リセツト信号回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194652A JPS6086914A (ja) | 1983-10-18 | 1983-10-18 | リセツト信号回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086914A true JPS6086914A (ja) | 1985-05-16 |
Family
ID=16328065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194652A Pending JPS6086914A (ja) | 1983-10-18 | 1983-10-18 | リセツト信号回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086914A (ja) |
-
1983
- 1983-10-18 JP JP58194652A patent/JPS6086914A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0233408Y2 (ja) | ||
| JPS6086914A (ja) | リセツト信号回路装置 | |
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| EP0342735B1 (en) | Circuit for generating a pulse-shaped signal | |
| US3829716A (en) | Wide range monstable multivibrator circuit having a constant current source | |
| US6184731B1 (en) | Reset signal generation circuit | |
| JPS645384Y2 (ja) | ||
| JPS63257420A (ja) | 突入電流防止回路 | |
| JPS59163916A (ja) | リセツトパルス発生装置 | |
| EP0465167A2 (en) | Non-threshold logic circuit | |
| JPH0514063A (ja) | シヨツク音防止回路 | |
| JPH0245380B2 (ja) | ||
| JPS5848522A (ja) | パルス保持回路 | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JPH0438590Y2 (ja) | ||
| KR900002359Y1 (ko) | 펄스 지연 회로 | |
| JPS599458Y2 (ja) | 電子回路駆動装置 | |
| KR880002864Y1 (ko) | 시간 지연회로 | |
| JPH06112792A (ja) | リセット回路 | |
| KR960000214Y1 (ko) | B+ 전원 시간지연 회로 | |
| JPH11338558A (ja) | 定電圧出力装置 | |
| JPH0286211A (ja) | 出力スパイク電圧防止回路 | |
| JP2593780Y2 (ja) | パルス発生回路 | |
| JPS6346812A (ja) | パワ−オンリセツト回路 | |
| JPS593738U (ja) | ブレ−クダウン保護回路 |