JPS6089255A - 分散処理系バスシステムにおける異常障害通知方式 - Google Patents
分散処理系バスシステムにおける異常障害通知方式Info
- Publication number
- JPS6089255A JPS6089255A JP58195735A JP19573583A JPS6089255A JP S6089255 A JPS6089255 A JP S6089255A JP 58195735 A JP58195735 A JP 58195735A JP 19573583 A JP19573583 A JP 19573583A JP S6089255 A JPS6089255 A JP S6089255A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- master
- bus
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分り’Ｆ ）
本発明は、分散処理系バスシステムに於る異常障害通知
方式に関する。
方式に関する。
（従来技術）
従来の分散処理系バスの各プロセサの異常障害通知処理
では、異常障害を発生したプロセサがマスタープロセサ
のプロセサアドレスによって、異常障害発生信号を通知
するという方式であった。
では、異常障害を発生したプロセサがマスタープロセサ
のプロセサアドレスによって、異常障害発生信号を通知
するという方式であった。
従って同一のバス内にアクト系マスクプロセサ及びスタ
ンドバイ系マスクプロセサが接続され、該マスタープロ
セサを任意に切り換える制御機能を具備する分散処理系
バスシステムの場合、各ノードではアクト系のマスター
プロセサのアドレスが認識できず、障害異常信号をアク
ト系マスタープロセサに通知する事ができないという欠
点があった。
ンドバイ系マスクプロセサが接続され、該マスタープロ
セサを任意に切り換える制御機能を具備する分散処理系
バスシステムの場合、各ノードではアクト系のマスター
プロセサのアドレスが認識できず、障害異常信号をアク
ト系マスタープロセサに通知する事ができないという欠
点があった。
（発明の目的）
本発明は、障害異常発生のプロセサがバス上の全てのブ
ロセチヘ、回報機能を用いて障害異常信号を通知し、ア
ドレス不定のアクト系−マスタープロセサに、障害異常
を発生したプロセサをに忍識させる事により、上記欠点
を解決した分散処理系ノ（スジステム異常障害通知方式
を提供することにある。
ロセチヘ、回報機能を用いて障害異常信号を通知し、ア
ドレス不定のアクト系−マスタープロセサに、障害異常
を発生したプロセサをに忍識させる事により、上記欠点
を解決した分散処理系ノ（スジステム異常障害通知方式
を提供することにある。
（発明の構成）
本発明は、同一のバスに、複数のブ１１セサと、アクト
系のマスタープロセサと、スタツフ（イ系のマスタープ
ロセサとが接続され、前記両マスタープロセサを任意に
切り換え可能な制御機能を具備する分散処理系バスシス
テムに於て、 各プロセサが信号をバス内の他の全てのプロセサ及びマ
スタープロセサに同時に通知可能な回報機能を具備し、
前記プロセサの少なくとも７つに障害が発生した時に、
該プロセサは該同＠４機能により、障害異常信号を全プ
ロセサ及びマスタープロセサに通知する事により、プロ
セサアドレスが不定のアクト系マスタープロセサに該プ
ロセサの障害異常を認識させるようにした事を特徴とす
る。
系のマスタープロセサと、スタツフ（イ系のマスタープ
ロセサとが接続され、前記両マスタープロセサを任意に
切り換え可能な制御機能を具備する分散処理系バスシス
テムに於て、 各プロセサが信号をバス内の他の全てのプロセサ及びマ
スタープロセサに同時に通知可能な回報機能を具備し、
前記プロセサの少なくとも７つに障害が発生した時に、
該プロセサは該同＠４機能により、障害異常信号を全プ
ロセサ及びマスタープロセサに通知する事により、プロ
セサアドレスが不定のアクト系マスタープロセサに該プ
ロセサの障害異常を認識させるようにした事を特徴とす
る。
（発明の実施例）
以下図面を参照して本発明の一実施例を説明する。第１
図は、本発明の一実施例のブロック図であって、バス（
ＢＵ８ α）には、それぞれバス制御装置（Ｂｅ／〜Ｂ
Ｃ，！ｔ）を介して、プロセサ（ＰＩ。
図は、本発明の一実施例のブロック図であって、バス（
ＢＵ８ α）には、それぞれバス制御装置（Ｂｅ／〜Ｂ
Ｃ，！ｔ）を介して、プロセサ（ＰＩ。
Ｐ２．Ｐ’３）、マスクプロセサ（ＭＰ／ 、ＭＰ、２
）が接続されている。マスタブープロセサ（ＭＰ／、Ｍ
Ｐ２）には、プロセサ（ｐ／、ｐ２．ｐＪ）に影響を与
えることなく、マスタープロセサ（ＭＰ／とＭｐＪ）を
切り換えることができるアクト／スタンドバイ制御装置
（ＡＳＣ）が接続されている。プロセサ（ｐ／、ｐＪ、
ｐＪ）は自己の機能の障害異常を認識することが可能で
あり、バス制御装置（Ｂｅ／〜ＢＣ，ｌｔ）は、バス（
ＢＵＳα）に接続された他のプロセサ（Ｐ／〜Ｐ、？）
、マスタープロセサ（ＭＰ／：ＭＰ２＞に障害異常信号
を同時に通知可能な回報機能を備えており、更にバス（
ＢＵＳα）からの信号に影響を与えることなく、それぞ
れ自己のプロセサ（Ｐ／〜Ｐ３）、マスタープロセサ（
ＭＰ／ＭＰ２）Ｋ障害異常信号を通知することができる
。
）が接続されている。マスタブープロセサ（ＭＰ／、Ｍ
Ｐ２）には、プロセサ（ｐ／、ｐ２．ｐＪ）に影響を与
えることなく、マスタープロセサ（ＭＰ／とＭｐＪ）を
切り換えることができるアクト／スタンドバイ制御装置
（ＡＳＣ）が接続されている。プロセサ（ｐ／、ｐＪ、
ｐＪ）は自己の機能の障害異常を認識することが可能で
あり、バス制御装置（Ｂｅ／〜ＢＣ，ｌｔ）は、バス（
ＢＵＳα）に接続された他のプロセサ（Ｐ／〜Ｐ、？）
、マスタープロセサ（ＭＰ／：ＭＰ２＞に障害異常信号
を同時に通知可能な回報機能を備えており、更にバス（
ＢＵＳα）からの信号に影響を与えることなく、それぞ
れ自己のプロセサ（Ｐ／〜Ｐ３）、マスタープロセサ（
ＭＰ／ＭＰ２）Ｋ障害異常信号を通知することができる
。
なお、上記構成において、プロセサ（Ｐ／〜Ｐ３）は、
マスタープロセサ（ＭＰ／、ＭＰ、２）のいずれに接続
されているか、すなわちマスタープロセサ（ＭＰ／１Ｍ
Ｐ２）のいずれがアクト系マスタープロセサなのか認識
することができない。
マスタープロセサ（ＭＰ／、ＭＰ、２）のいずれに接続
されているか、すなわちマスタープロセサ（ＭＰ／１Ｍ
Ｐ２）のいずれがアクト系マスタープロセサなのか認識
することができない。
今、たとえばプロセサ（ＰＩ）が、アクト／スタンドバ
イ制御装置（ＡＳＣ）Ｋよりマスタープロセサ（ＭＰ／
）に切り換えられているとすれば、マスタープロセサ（
ＭＰ／）がプロセサ（ＰＩ）のアクト系マスタープロセ
サとなり、マスタープロセサ（ＭＰ２）がスタンドバイ
系マスタープロセサとなる。ここでプロセサ（ＰＩ）に
障害異常が発生した場合を仮定すると、プロセサ（ＰＩ
）は該障害異常を認識し、障害異常信号に自己のプロセ
サアドレスを附加した信号囚をバス制御装置（ＢＣ／）
に印加し、バス制御装置（ＢＣ／）は信号Ａをそれぞれ
バス制御装置（ＢＣ，，２〜ＢＣ，ｔ）を介してプロセ
サ（Ｐ２．Ｐ３）、マスタープロセサ（ＭＰ／ＭＰ、２
）に通知する。この場合、プロセサ（Ｐ２．Ｐ３）及び
マスタープロセサ（λＩＰ２）は、プロセサ（ＰＩ）の
アクト系マスタープロセサでないため何らの処理を行な
わず、他方、マスタープロセサ（ＭＰ／）はプロセサ（
ＰＩ）の障害異常を認識する。
イ制御装置（ＡＳＣ）Ｋよりマスタープロセサ（ＭＰ／
）に切り換えられているとすれば、マスタープロセサ（
ＭＰ／）がプロセサ（ＰＩ）のアクト系マスタープロセ
サとなり、マスタープロセサ（ＭＰ２）がスタンドバイ
系マスタープロセサとなる。ここでプロセサ（ＰＩ）に
障害異常が発生した場合を仮定すると、プロセサ（ＰＩ
）は該障害異常を認識し、障害異常信号に自己のプロセ
サアドレスを附加した信号囚をバス制御装置（ＢＣ／）
に印加し、バス制御装置（ＢＣ／）は信号Ａをそれぞれ
バス制御装置（ＢＣ，，２〜ＢＣ，ｔ）を介してプロセ
サ（Ｐ２．Ｐ３）、マスタープロセサ（ＭＰ／ＭＰ、２
）に通知する。この場合、プロセサ（Ｐ２．Ｐ３）及び
マスタープロセサ（λＩＰ２）は、プロセサ（ＰＩ）の
アクト系マスタープロセサでないため何らの処理を行な
わず、他方、マスタープロセサ（ＭＰ／）はプロセサ（
ＰＩ）の障害異常を認識する。
（発明の効果）
本発明は以上説明した様に、分散処理システム 。
においてバスに接続されているプロセサの障害異常通知
方式において、障害異常が発生したプロセサが同一バス
内に障害異常通知信号を回報で送ることにより、従来不
可能であったアドレス不定のマスタープロセサの障害プ
ロセサのアドレス認識をｉｑ能にする効果がある。
方式において、障害異常が発生したプロセサが同一バス
内に障害異常通知信号を回報で送ることにより、従来不
可能であったアドレス不定のマスタープロセサの障害プ
ロセサのアドレス認識をｉｑ能にする効果がある。
第１図は本発明の一実施例のブロック図である。
ＰＩ、Ｐ２．Ｐ３・・・・・・プロセサ。
ＢＣ／〜Ｆ３ＣＪ・・・・・・バス制御装置。
ＭＰ／、ＭＰ’２・・・・・・マスタープロセサ。
ＡＳＣ・・・・・・・・・・・・アクト／スタンバイ切
り換え制御装置。 ＢＵ８α・・・・・・・・・・・・分散処理系バス。 信号Ａ・・・・・・・・・・・・プロセサ°Ｐ／の異常
障害信号。
り換え制御装置。 ＢＵ８α・・・・・・・・・・・・分散処理系バス。 信号Ａ・・・・・・・・・・・・プロセサ°Ｐ／の異常
障害信号。
Claims (1)
- 【特許請求の範囲】 同一のバスに、複数のプロセッサーと、アクト系の７ス
タープロセサと、スタンバイ系のマスタープロセサとが
接続され、前記両マスタープロセサを任意に切り換え可
能な制御機能を具イｄ＃する分散処理系バスシステムに
於て、 各プロセサが信号をバス内の他の全てのプロセサ及びマ
スタープロセサに同時に通知可能な回報機能を具備し、
前記プロセサの少なくとも／っに障害が発生した時に、
該プロセサは該回報機能により、障害異常信号を全プロ
セサ及びマスタープロセサに通知する事により、プロセ
サアドレスが不定のアクト系マスタープロセサに該プロ
セサの障害異常を認識させるようにした事を特徴とする
分散処理系バスシステムにおける異常障害通知方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195735A JPS6089255A (ja) | 1983-10-19 | 1983-10-19 | 分散処理系バスシステムにおける異常障害通知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195735A JPS6089255A (ja) | 1983-10-19 | 1983-10-19 | 分散処理系バスシステムにおける異常障害通知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089255A true JPS6089255A (ja) | 1985-05-20 |
Family
ID=16346088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195735A Pending JPS6089255A (ja) | 1983-10-19 | 1983-10-19 | 分散処理系バスシステムにおける異常障害通知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4874505B2 (ja) * | 2000-10-27 | 2012-02-15 | 善信 新田 | 加熱炉 |
-
1983
- 1983-10-19 JP JP58195735A patent/JPS6089255A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4874505B2 (ja) * | 2000-10-27 | 2012-02-15 | 善信 新田 | 加熱炉 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08265319A (ja) | 二重化監視制御システム | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPS59112306A (ja) | プロセス制御システム | |
| JPS6239465Y2 (ja) | ||
| KR100208281B1 (ko) | 교환시스템에 있어서 하위프로세서 | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPS60222945A (ja) | 異常時等のバツクアツプシステム | |
| JP2003067216A (ja) | Ｃｐｕ２重化方式 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| KR200183008Y1 (ko) | 근거리 정보 통신망 시스템의 통신망 자동복구장치 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JPS5836376B2 (ja) | 同期運転方式 | |
| JPS62190536A (ja) | 冗長構成制御方式 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS6113627B2 (ja) | ||
| JP3843388B2 (ja) | プロセス制御装置 | |
| JPH0329033A (ja) | フォールトトレラントプロセッサ | |
| JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
| JPS63269234A (ja) | 系統切替装置 | |
| JPH0267038A (ja) | 分散形交換システムの制御方式 | |
| JPH0695903A (ja) | 耐故障コンピュータシステム | |
| JPH07202988A (ja) | 自動系選択方法およびその通信システム | |
| JPH0320780B2 (ja) | ||
| JPH02280636A (ja) | 電子交換機の消費電力制御方式 |