JPS608938A - マイクロ・プログラムのデバツグ・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はマイクロ・プログラムのデバッグ・システム
に関するものである。

近年開発されているディジタル電子機器とυ分けＣＰＵ
においては、マイクロ・プログラム制御方式が主流とな
っておシ、マイクロ・プログラムのデバッグ・システム
は欠かせない存在となっている。

この発明は、マイクロ・プログラム制御方式で。

かつハードウェア量の縮少が要求されるＣＰＵのマイク
ロ・プログラムのデバッグ・システムに関するものであ
る。

第１図は、従来のこの種のマイクロ・プログラムのデバ
ッグ・システムを示す図である。第１図において、（１
）はマイクロ・プログラム制御方式のＣＰＵであり、以
下に説明するハードウェアにより構成されている。（２
）はマイクロ・プログラムを記憶しておくコントロール
・メモリをアドレッシングするカレント会アドレス・レ
ジスタ（以下ＣＡＲという）である。（３）はこのＣＡ
　Ｒ（２）から出力されるコントロール・メモリのアド
レス信号曜である。

（４）はマイクロ・プログラムを記憶しておくだめの。

読出しのみの機能を持つリード・オンリ・メモリ素子で
構成されるコントロール・メモリ（以下Ｃ−ＲＯＭとい
う）であり、前記アドレス信号線（３）によってアドレ
ッシングされたアドレスに記憶しであるマイクロ・命令
コードを出力する。（５）はこのＣ−ＲＯＭ＋４＋の出
力線である。（６）は書込みと読出しの機能をもつライ
タプル・メモリ素子で構成されるコントロール・メモリ
（以下ＷＣＭという）である。（７）はＳＶＣＭｔ６１
をＣＰ　１．１　（１１ｆ７）外部カラアドレッシング
するだめのアドレス信号線である。（８）はこのアドレ
ス信号線（７）と前記ＣＡ　Ｒ（２１から出力されるア
ドレス信号線（３）のいずれをＷＣＭ（６１のアドレス
信号線として使用するかを切り変えるセレクタである。

（９）はこのセレクタ（８）の切シ変え信号線であり、
　ＣＰＵ（１１の外部から供給される。ＯＩはこの切り
変え信号線（９）に切り変え信号を発生するスイッチで
ある。αυはセレクタ（８）の出力であシ、前記ｗｃＭ
ｆ６）ヲアドレツシングするアドレス信号線である。α
２は前記ｗｃＭｆ６）のデータ入力線であシ。

ＣＰ　Ｕ　ｆｌ）の外部から供給される。ａ３は前記Ｗ
　ＣＭ（６１の書込み信号線であシ、これにょシ、前記
アドレス信号線ａυによってアドレッシングさし７’ｉ
−ＷＣＭ（６１のアドレスに前記データ入力線０りを介
して送られてくるマイクロ命令コードを書込む。Ｑ４）
はＷ　ＣＭ＋６１の出力線であり、アドレス線０υによ
ってアドレッシングされたＷＣＭ（６１のアドレスの内
容がこれに出力される。０９は現在実行中のマイクロ命
令コードを保持するコントロール・データ・レジスタ（
ＣＤＲ−Ａという）であり、前記Ｃ−ＲＯＭ　（４１ま
たはＷＣＭ（６）から出力されるマイクロ命令コードの
いずれか刻々とセットする。ａｅは前記Ｃ−ＲＯＭ（４
）の出力線（５）とＷＣＭ（６）の出力線α→のいずれ
をＣＤＲ−Ａ　Ｑ！９の入力線として使用するかを切シ
変えるだめのセレクタである。αηはこのセレクタＱｆ
９の切シ変え信号線であり、ＣＰＵ（１）の外部から供
給される。α槌はこの切シ変え信号線ａηに切り変え信
号を発生するスイッチである。α傷は前記ＣＤＩ’Ｌ−
Ａ（１！９の入力線であり、スイッチ（１１と切り変え
線αカ及びセレクタＯＱによって、前記Ｃ−ＲＯＭ　（
４１の出力線（５）またはＷＣＭ＋６）の出力線α乃の
いずれかが選択され。

この入力線α９にＣＤＲ−Ａ（１！９にセットすべき次
のマイクロ命令コードが出力される。翰はＣＤＲ−Ａα
９の出力線である。ＱυはＣＤＲ−人（Ｉ！９からその
出力線−を介して出力されるマイクロ命令コードを。

マイクロ命令コードによって制御される〕１−ドウエア
に供給するだめのバッファ・ゲートである。

（社）はこのバッファ・ゲートの出力禁止信号線であｊ
５．ＣＰＵ（１１の外部から供給される。（ハ）はこの
バッファ・ゲートの出力禁止信号線に禁止信号を発生す
るスイッチである。（財）は前記バッファ・ゲート０υ
の出力線である。（ハ）はこの出力線ｃ２→を介して供
給されるマイクロ命令コードによって制御を受けるハー
ドウェアである。（ホ）は前記ＣＡ　Ｒ（２１の入力線
であシ、このハードウェア（ハ）によって作成されたコ
ントロール・メモリすなわちｃ　−ＲＯＭ　ｆ４）また
はＷＣＭｆ６１のアドレス信号がこれに出力される。

＠は前記ＣＡ　Ｒ（２）のセット許可信号線であり、前
記ハードウェア（ハ）によって作成されたＣＡＲ（２）
のセット許可信号がこれに出力される。（ハ）は前記Ｃ
ＤＲ−人ａ９のセット許可信号線であり、前記ノ・−ド
ウエア（ハ）によって作成されたＣＤＲ−ＡＱ！９のセ
ット許可信号がこれに出力される。翰はくり返しパルス
（以下クロックという）を作成するオシレータ（以下Ｏ
ＳＣという）である。（至）はとの０ＳＣ（至）から出
力されるクロッ・りを前記ＣＡ　Ｒｆ２）とＣＤＲ−Ａ
０９及びハードウェア（ハ）に供給するクロック供給線
である。前記ＣＡＲ（２）に対するコントロール・メモ
リのアドレス信号のセット、ＣＤＲ−Ｍｉ暖に対する次
に実行すべきマイクロ命令コードのセット及びハードウ
ェア（ハ）の動作は、全てこのクロツりに同期化されて
刻々と行なわれる。

次に、従来のマイクロ・プログラムのデバッグ・システ
ムにおけるデバッグ手順について説明する。通常マイク
ロ・プログラムのデバッグとは。

前記Ｃ−ＲＯＭ　（４１に記憶させておくマイクロ・プ
ログラムが正しいかどうかを、Ｃ−ＲＯＭ（４）に記憶
する前に何らかの手段でシュミレーションすることをい
う。従来のデバッグ・システムにおいては。

まず前記バッファ・ゲー）Ｇυの出力禁止信号を作成す
るスイッチ（ハ）を禁止側にすることによって。

前記ハードウェア（ハ）の動作を固定する。また、前記
セレクタ（８）の切シ変えスイッチ０１をＣＰ　Ｕ　（
＋１の外部からのアドレス信号線（７）を有効にする側
にする。

次に、とのｃ　ｐ　Ｕ　（１１の外部からのアドレス信
号線（７）と前記ｗ　ＣＭ　（６１のデータ入力線α２
及び書込み信号線０３を用いて、ＣＰＵ（１）の外部か
らデバッグしたいマイクロ・プログラムをＷＣＭ（６１
に順次書込みを行なう。ＷＣＭ（６）へのマイクロ・プ
ログラムの書込みが終了したら、前記セレクタαＱの切
り変えスイッチ（ＩｌｌをＷＣＭ（６１の出力線α４を
有効にする側にし。

前記セレクタ（８）の切シ変えスイッチ（ｌＩをＣＡ　
Ｒ（２１の出力のアドレス信号線（３）を有効にする側
にした後に、前記バッファ・ゲート０υの出力を禁止状
態にしてあったスイッチ（ハ）を許可側にする。これに
より、上記手順であらかじめＷＣＭ（６＋に書込まれて
いたマイクロ・プログラムの実行が開始される。

この場合、マイクロ・プログラムの実行開始アドレス及
び最初に実行するマイクロ命令コードは。

当然ながらハードウェア（ハ）によって各々ＣＡＲ１２
＋及びＣＤＲ−ＡＱ！９に準備されていなければならな
い。これは、前記バッファ・ゲー）２υの出力が禁止状
態にある時、出力線（財）には全て論理１０′が出力さ
れると仮定すれば、ハードウェア（ハ）はこれを１種の
マイクロ命令コードと解することにより。

前記ＣＡ　Ｒ（２１の入力線（ハ）とＣＡＲ（２１のセ
ット許可信号線（５）及びＣＤＲ−ＡＱ！９のセット許
可信号線（至）を制御することによって実現できる。例
えば全て論理２０′のマイクロ命令コードにおいては、
ＣＡＲ（２）の入力線（ハ）に全て０″を出力しておき
、ＣＡＲ（２＋のセット許可信号線罰とＣＤＲ−ＡＱ９
のセット許可信号線（ハ）の各々にセット許可信号を出
力しておくように、ハードウェア（至）を構成しておく
ことによ＃）０番地からのマイクロ・プログラムのスタ
ートが可能となる。一方、この場合上記手順におけるＷ
ＣＭ（６１へのデバッグしたいマイクロ・プログラムの
書込みは０番地から行なう必要がある。かくして開始さ
れたデバッグしたいマイクロ・プログラムの美行が終了
したら、実行結果を点検し。

マイクロ・プログラムに誤りがあれば、ＷＣＭ（２１に
書込むマイクロ・プログラムを訂正して上記手順をくシ
返す。

従来のマイクロ・プログラムのデバッグ・システムは以
上のように構成されているので、ＣＰＵが通常使用状態
においては不要なＷＣＭを実装する必要かあ］、ｃｐｕ
にとって無駄なハードウェア構成となるなどの欠点があ
った。この発明は、この欠点を改善するためになされた
もので、ＷＣＭを実装する必要のないマイクロ・プログ
ラムのデバッグ・システムを提供するものである。

第２図に、この発明のマイクロ・プログラムのデバッグ
・システムの図を示す。第２図において。

（１１はマイクロ・プログラム制御方式のＣＰＵであシ
、以下に説明する）１−ドウエアによ多構成されている
。（２）はマイクロ・プロゲラ、ムを記憶しておくコン
トロール・メモリをアドレッシングするＣＡＲである。

（３）はこのＣＡ　Ｒ（２１から出力されるコントロー
ル・メモリのアドレス信号線である。（４）はマイクロ
・プログラムを記憶しておくためのＣ−ＲＯＭであシ、
前記アドレス信号線（３）によってアトレンジングされ
たアドレスに記憶しであるマイクロ命名コードを出力す
る。（５）はとのＣ−ＲＯＭ（４＞の出力線である。α
啼は現在実行中のマイクロ命令コードを保持してお（Ｃ
ＤＲ−Ａでありｔ”−ＲＯＭ（４）から出力されるマイ
クロ命令コードをＣ−ＲＯＭ（４）の出力線（５）を介
して刻々とセットする。

■はＣＤＲ−Ａ（ｌＧの出力線である。ＱυはＣＤＲ−
Ａα啼からその出力線（イ）を介して出力されるマイク
ロ命令コードを、マイクロ命令コードによって制御され
るハードウェアに供給するためのバッファ・ゲートであ
る。＠はこのバッファ・ゲートの出力禁正信号線であｆ
ｉ、ＣＰＵ（１）の外部から供給される。

（財）は前記バッファ・ゲー１１υの出力線であシ、こ
の発明の構成においては、ｃｐＵ（＋）の外部から供給
されるマイクロ命令コードのバッファ・ゲートの出力線
とワイヤドＯＲされる。（ハ）はこの出力線（２４）を
介して供給されるマイクロ命令コードによって制御を受
けるハードウェアである。（イ）は前記ＣＡＲ（２）の
入力線であシ、このハードウェア（ハ）によって作成さ
れたコントロール・メモリすなわちＣ−ＲＯＭ（４）の
アドレス信号がこれに出力される。（５）は前記ＣＡ　
Ｒ（２１のセット許可信号線であシ、前記ハードウェア
（ハ）によって作成されたＣ　Ａ　Ｒ（２）のセット許
可信号がこれに出力される。（ハ）は前記ＣＤＲ−ＡＱ
！９のセット許可信号線であシ、前記ハードウェア（ハ
）によって作成されたＣＤＲ−Ａ（１５１のセット許可
信号がこれに出力される。翰はクロックを作成するＯＳ
Ｃである。（至）は前記ＣＡＲ（２）とＣＤＩ’Ｌ−Ａ
（１！９及びハードウェア（ハ）にクロックを供給する
クロック供給線であシ、この発明の構成においては、前
記ＯＳＣ翰から出力されるクロックとＣＰ　Ｕ　（４）
の外部から供給されるクロックのいずれを使用するかを
選択するセレクタを介したクロックがこのクロック供給
線（至）に出力される。（３１）はそのだめのセレクタ
である。（３２）は前記ｏｓｃＨよシクロツクを出力す
るクロック線であり、前記セレクタ（６１）に入力する
。

（３３）はＣＰ　Ｕｆｌ）の外部からクロックを供給す
るためのクロック線であり、前記セレクタ（３１）に入
力する。（３４）は前記セレクタ（３１）の切シ変え信
号線であシ、これにより０８ＣｃＡのクロック線（３２
）とｃｐＵ　（１１の外部からのクロック線（３３）の
いずれを使用するかを選択する。以上がこの発明におけ
るＣＰＵ（１）の構成の説明である。以上のこの発明の
説明の文中において、［ｃＰＵｆｌ）の外部］とあるの
は以下に説明する。マイクロ・プログラム・デバッグ装
置（以下デバッグ装置という）を示している。（６５）
はそのデバッグ装置であり、以下に説明するハードウェ
アにより構成されている。（３６）は各種の処理制御機
能をもつ汎用的なプロセッサであり、前記ｃ　ｐ　Ｕ（
１）の外部からのクロック線（３３）にクロックを出力
する機能、前記セレクタ（３１）の切シ変え信号線（５
４）に切シ変え信号を出力する機能、前記バッファ・ゲ
ー）（２１１の出力禁止信号線いに出力禁止信号を出力
する機能、及びデバッグしたいマイクロ・プログラムを
人間の操作によって内部に記憶させておく機能、更に人
間の操作によってそのマイクロ・プログラムを任意に変
更する機能、また以下に説明するデバッグ装置（３５）
の他の構成品の制御を行なう機能などをもつ。（６７）
は前記ＣＤＲ−Ａａ５と同等のコントロール・データ・
レジスタ（以下ＣＤＲ−Ｂという）である。（３８）は
このＣＤＲ−Ｂの出力線である。（３９）は前記バッフ
ァ・ゲートＱυと同等のバッファ・ゲートであシ、その
出力線はバッファ・ゲー）Ｈの出力線Ｑ４にワイヤドＯ
Ｒさパれる。（４０）はこのバッファ・ゲー）　（３９
）の出力禁止信号線であシ、前記プロセッサ（６６）よ
シ禁止信号がこれに出力される。（４１）は前記ＣＤＲ
−Ｂ（３７）のデータ入力線であシ、前記プロセッサ（
３６）よシデータがこれに出力される。（４２）は前記
ＣＤＲ−Ｂ（！＋７）のセット信号線であり、前記プロ
セッサ（３６）よりセット信号がこれに出力される。以
上がこの発明の構成である。

次に、この発明のマイクロ・プログラムのデバッグ・シ
ステムのデバッグ手順について説明する。

この発明のデバッグ手順の特徴は、前記ＣＰＩＪ（１）
の外部からデバッグ装置（３５）を接続し、デバッグ手
順の全てをこのデバッグ装置（３５）の制御によって行
なうところにある。まず、前記プロセッサ（３６）Ｋ７
”バッグしたいマイクロ・プログラムを記憶させる。次
に前記ＯＳ　ＣｒＡから出力されるクロック線（６２）
とプロセッサ（３６）から出力されるクロック線（３３
）を切り変えるセレクタ（３１力切シ変え信号線（３４
）に、プロセッサ（６６）によシ、プロセッサ（３６）
から出力されるクロック線（６３）を有効にする切シ変
え信号を出力する。また、前記ＣＰ　Ｕ　（１）内のバ
ッファ・ゲー）Ｃ１υの出力禁止信号線（２）に、プロ
セッサ（３６）により出力禁止信号を出力し、デバッグ
装置（３５）内のバッファ・ゲー）　Ｃ５９）の出力禁
止信号、ｉ＠　（４０）に、プロセッサ（３６）によシ
出力を許可にする信号を発生する。その後、プロセッサ
（３６）によシ、前記ＣＤＲ−Ｂ　（３７）に対し、デ
ータ入力線（４１）とセット信号線（４２）を介して、
プロセッサ（３６）にあらかじめ記憶しであるデバッグ
したいマイクロ・プログラムの先頭のマイクロ命令コー
ドをセリトンワ前記クロック線（３３）にクロックを１
発のみ出力する。これにより、ｃｐＵ（１）内のノ・−
ドウエアＴ２５）に対し、１つのマイクロ命令コードと
１発のクロックが供給されるので、ノ１−ドウエア（ハ
）はそのマイクロ命令コードに対応した動作を１回行な
う。

次にデバッグしたいマイクロ・プログラムの２つ目のマ
イクロ命令コードを、前記手順によりＣＤＲ−Ｂ　（３
７）にセットし、クロックｍ（３３）にクロックを１発
出力する。これにより、ノ・−ドウエア（２５）は２つ
目のマイクロ命令コードに対応した動作を１回行なう。

以下、デバッグしたいマイクロ・プログラムの３つ目以
降のマイクロ命令コードについても上記２つ目と同様の
手順によシ、マイクロ命令コードとクロックを順次出力
する。かくしてデバッグしたいマイクロ・プログラムの
出力が終了したら、ハードウェア（ハ）の動作結果を点
検し。

マイクロ・プログラムに誤りがあれば、プロセッサ（６
６）に記憶しであるマイクロ・プログラムを訂正して上
記手順をくシ返す。また、マイクロ・プログラムの動作
結果の点検は、各マイクロ命令コードとクロックの出力
が１回終る毎に行なうことや、マイクロ・プログラムの
途中の任意の箇所で行なうことなどもできる。

マイクロ・プログラムのデバッグが終了し、マイクロ・
プログラムを前記Ｃ−ＲＯＭ＋４）に記憶させた段階で
は、デバッグ装置（３５）はＣＰ　Ｕ　（１）から切り
離される。この場合、前記クロック線（３２）（３３）
のセレクタ（３１）の切り変え信号線（３４）は０８Ｃ
（２９）から出力されるクロック線（６２）を選択する
信号極性となり、　ｃｐＵ（１１内のバッファ・ゲー１
１２υの出力禁止信号線＠は、出力許可側の信号極性と
なるように、各線の極性を選定しておくことによシ。

ＣＰ　Ｕ　（１）は、０ＳＣ（ハ）から出力されるクロ
ックとＣ−ＲＯＭ（４）に記憶されているマイクロ・プ
ログラムによって動作することとなる。

この発明は１以上のような構成になっているから、その
効果としては、従来のマイクロ・プログラムのデバッグ
・システムのようにＣＰＵが通常使用状態においては不
要なＷＣＭを実装する必要があるという欠点を除去でき
る。

ナシ２以上はマイクロ・プログラム制御方式でかつハー
ドウェア量の縮少が要求されるＣＰＵのマイクロ・プロ
グラムのデバッグ・システムに９いて説明しだが、この
発明はこの種のＣＰＵに限らず通常のマイクロ・プログ
ラム制御のＣＰＵや特殊力信号処理を行なうマイクロ・
プログラム制御方式のプロセッサなどに使用しても良い
。

以上説明したように、この発明によれば汎用的なプロセ
ッサをもつデバッグ装置をＣＰＨの外部から接続し、そ
のデバッグ装置内にデバッグしたいマイクロ・プログラ
ムを記憶し、デバッグ装置の制御によってマイクロ・プ
ログラムのデバッグを行なうシステム構成であるから、
ＣＰＨに通常不要なＷＣＭとその関連ハードウェアを実
装する必要がな（、ＣＰＵのハードウェアを縮少できる
利点がある。

【図面の簡単な説明】

第１図は従来のマイクロ・プログラムのデバッグ・シス
テム例の図、第２図はこの発明のマイクロ・プログラム
のデバッグ・システムの図である。 図において、（１）はＣＰＵ、（２）はＣＡＲ，（３）
はアドレス信号線、（４）はＣ−ＲＯＭ、（５）はＣ−
１’ＬＯＭの出力線。 （６）はＷＣＭ、　（７）はアドレス信号線、（８）は
セレクタ。 （９）はセレクタ切り変え信号線、　Ｑｌはスイッチ、
Ｕはアドレス信号線、α擾はデータ入力線、θｊはＷＣ
Ｍ書込み信号線、ＨはＷＣＭ　（７）出力線、ｕ！９は
ＣＤＲ−Ａ。 αｅはセレクタ、αηはセレクタ切シ変え信号線、α梯
はスイッチ、α９はＣｐＲ−Ａの入力線、（２ＩはＣＤ
Ｒ−人の出力線、　＋２１）はバッファ・ゲート、（財
）はバッファ・ゲート出力禁止信号線、（ハ）はスイッ
チ、（財）はバッファ・ゲートの出力線、（ハ）はノ・
−ドウエア。 （ハ）はＣＡＲの入力線、＠はＣＡＲセット許可信号線
。 翰はＣＤＲ−Ａセット許可信号線、＠はｏｓｃ、Ｍはク
ロック供給線、　（！１１）はセレクタ、　（３２）（
３３）はクロック線、　（３４）はセレクタ切シ変え信
号線、　（３５）はデバッグ装置、　（３６）はプロセ
ッサ、　（３７）はＣＤＲ−Ｂ、　（３Ｂ）はＣＤＲ−
Ｂの出力線、（３９）はバックァ・ゲート、（４０）は
バッファ・ゲート出力禁止信号線、　（４１）はデータ
入力線、　（４２）はＣＤＲ−Ｂセラ）信号線である。 なお、各図中同一符号は同一または相当部分を示す。 代理人　大岩増雄

Claims (1)

1. 【特許請求の範囲】 マイクロ・プログラムを記憶しておくコントロール・メ
   モリド、コントロール・メモリをアドレッシングするカ
   レント・アドレス・レジスタと。 実行中のマイクロ命令コードを保持するコントロール・
   データ・レジスタと、オシレータと、マイクロ命令コー
   ド及びオシレータから出力されるクロックによって制御
   されるハードウェアと、マイクロ命令コードをハードウ
   ェアに供給するバッファ・ゲートから構成されるマイク
   ロ・プログラム制御方式のＣＰＵのマイクロ・プログラ
   ムのデバッグ・システムにおいて、・ＣＰＵにマイクロ
   ・プログラム・デバッグ装置を接続できるようにし、Ｃ
   ＰＵの内部に、上記オシレータから出力されるクロック
   と上記マイクロ・プログラム・デバッグ装置から供給さ
   れるクロックのいずれを使用するかを上記マイクロ・プ
   ログラム・デバッグ装置によシセレクトできるセレクタ
   と、上記バッファ・ゲートから出力されるマイクロ命令
   コードと上記マイクロ・プログラム・デバッグ装置から
   供給されるマイクロ命令コードをワイヤド０３し、かつ
   いずれのマイクロ命令コードを使用するかを上記マイク
   ロ・プログラム・デバッグ装置によって指定できる制御
   線を備えていることを特徴とするマイクロ・プログラム
   のデバッグ・システム。