JPS6089921A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6089921A JPS6089921A JP58198714A JP19871483A JPS6089921A JP S6089921 A JPS6089921 A JP S6089921A JP 58198714 A JP58198714 A JP 58198714A JP 19871483 A JP19871483 A JP 19871483A JP S6089921 A JPS6089921 A JP S6089921A
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- polycrystalline silicon
- diffusion
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関する。
拡散層を有する半導体装置たとえばＰＮジャンクション
を形成するための拡散層を有するダイオード特にツェナ
ダイオードでは、電極として使用する金属が基板と共晶
を作り、低耐圧用のツェナダイオードのよりに拡散層が
極めて薄す場合は、この拡散層を短絡１−てし甘うこと
がある。これを防ぐために拡散層の表面に多結晶シリコ
ンを介在させることが行なわれているう ところでとの拙多結晶シリコンけＣＶＤＩＣよって形成
されるのを普通と１．てｂる≠！、これにより形成され
た多結晶シリコンは活性化されてＬｎｆｘＬｎため抵抗
値が高ｂ０そのため通常はこれを熱処理する。ところが
この熱処理のとき、前記１−だジャンクション用の拡散
層が熱の影響を受叶て拡散が更に深く浸透して１．まり
。そのためブレークダウン電圧ｔｇが設計値よりも高ま
ってしまりとｂつだ欠点がある。又ジャンクションの拡
散層の形成と。
を形成するための拡散層を有するダイオード特にツェナ
ダイオードでは、電極として使用する金属が基板と共晶
を作り、低耐圧用のツェナダイオードのよりに拡散層が
極めて薄す場合は、この拡散層を短絡１−てし甘うこと
がある。これを防ぐために拡散層の表面に多結晶シリコ
ンを介在させることが行なわれているう ところでとの拙多結晶シリコンけＣＶＤＩＣよって形成
されるのを普通と１．てｂる≠！、これにより形成され
た多結晶シリコンは活性化されてＬｎｆｘＬｎため抵抗
値が高ｂ０そのため通常はこれを熱処理する。ところが
この熱処理のとき、前記１−だジャンクション用の拡散
層が熱の影響を受叶て拡散が更に深く浸透して１．まり
。そのためブレークダウン電圧ｔｇが設計値よりも高ま
ってしまりとｂつだ欠点がある。又ジャンクションの拡
散層の形成と。
多結晶Ｖリコンの熱処理とが別工程であるため−それだ
行工程数が増すとｂつた欠点がある。
行工程数が増すとｂつた欠点がある。
この発明は多結晶シリコンを用ｂ、かつこれを熱処理す
る際に起こるプレクダウン電圧値の増大を防止するとと
本に一製作工程の簡略化を図ることを目的とする。
る際に起こるプレクダウン電圧値の増大を防止するとと
本に一製作工程の簡略化を図ることを目的とする。
この発明の実施例を図によって紛明する。第１図はこの
発明によって製作されたダイオードを示１５．ｌは半導
体基板たとえばシリコンウェファ、２は拡散によって形
成されたガードリング、８はジャンクションの拡散Ｎ１
．４は酸化膜、５は多結晶シリコン膜、６はＷ極用のメ
タル層で、たとえば蒸着によって形成される。７けバン
プ（たとえば銀製）である。メタル層６け多結晶シリコ
ン膜５を介して拡散層８に相対１−て−ることにより。
発明によって製作されたダイオードを示１５．ｌは半導
体基板たとえばシリコンウェファ、２は拡散によって形
成されたガードリング、８はジャンクションの拡散Ｎ１
．４は酸化膜、５は多結晶シリコン膜、６はＷ極用のメ
タル層で、たとえば蒸着によって形成される。７けバン
プ（たとえば銀製）である。メタル層６け多結晶シリコ
ン膜５を介して拡散層８に相対１−て−ることにより。
拡散層８にメタル層６のメタルが浸透するようたことは
なり０ 第２図以降にこの発明による製作方法の各工程の断面図
を示す。最初にウェファ１の表面に酸化＃１１を形成ｔ
、これをホトエツチングによってガードリング２の形成
領域に相対する個所に孔１２をあける（第ｇ因参照。）
。そしてここでガードリング２を拡散によって形成する
（第８図参照。）。
なり０ 第２図以降にこの発明による製作方法の各工程の断面図
を示す。最初にウェファ１の表面に酸化＃１１を形成ｔ
、これをホトエツチングによってガードリング２の形成
領域に相対する個所に孔１２をあける（第ｇ因参照。）
。そしてここでガードリング２を拡散によって形成する
（第８図参照。）。
このガードリング２はウエファノとけ反対の導電型であ
る。
る。
次にガードリング２で囲まれた領域の表面酸化膜をホト
エツチングによって除去すふ（第４図参照。）。又との
ホトエツチングのためＷ酸化膜１８が酸化ＷＩＩ４の表
面に形成される。ｆｘおこのとき酸化膜１８は通常の場
合と同じ（ＣＶＤプロセスによればよりが、その表面Ｋ
Ｐ、０５等をＯＶＤプロ（３） セスによって形成１．て酸化１１１１８ ｆパシベーシ
ョンするとよい。とれによって長時間の電圧印加に対し
ても耐えられるようになる。■４はこのパシベーション
による膜を示す。
エツチングによって除去すふ（第４図参照。）。又との
ホトエツチングのためＷ酸化膜１８が酸化ＷＩＩ４の表
面に形成される。ｆｘおこのとき酸化膜１８は通常の場
合と同じ（ＣＶＤプロセスによればよりが、その表面Ｋ
Ｐ、０５等をＯＶＤプロ（３） セスによって形成１．て酸化１１１１８ ｆパシベーシ
ョンするとよい。とれによって長時間の電圧印加に対し
ても耐えられるようになる。■４はこのパシベーション
による膜を示す。
この発明の趣旨に１−１たがｌ、従来ではここで拡散層
８を形成１７てｂたのを止め、それにさ去だって多結晶
シｌｊコン膜６をＣ！ ＶＤＩＦよって、拡散層８の形
成領域から酸化Ｍｌ！［１８の表面ｒｔで形成する。そ
１．てこの多結晶シリコン８１１５の外周をホトエツチ
ングによって除去する（第５図参照。）。
８を形成１７てｂたのを止め、それにさ去だって多結晶
シｌｊコン膜６をＣ！ ＶＤＩＦよって、拡散層８の形
成領域から酸化Ｍｌ！［１８の表面ｒｔで形成する。そ
１．てこの多結晶シリコン８１１５の外周をホトエツチ
ングによって除去する（第５図参照。）。
とのあと多結晶シリコン膜５を従来と同じ目的で熱処理
する。ここで形成すふ多結晶シリコンはボロン等の不純
物を含浸させたトープトポＩノシリコンとすれば不純物
がウェファ１０表面に拡散してＷ峠これによって拡散層
８が、多結晶シリコン膜すの熱処理の際に形成されると
とＫｆｚる（第６図参照。）。このあとは従来と同じ（
１７９層６を、又パンプフを順次形成ｌ〜て、第１図に
示すよりな構成のツェナーダイオ−Ｖを得る。
する。ここで形成すふ多結晶シリコンはボロン等の不純
物を含浸させたトープトポＩノシリコンとすれば不純物
がウェファ１０表面に拡散してＷ峠これによって拡散層
８が、多結晶シリコン膜すの熱処理の際に形成されると
とＫｆｚる（第６図参照。）。このあとは従来と同じ（
１７９層６を、又パンプフを順次形成ｌ〜て、第１図に
示すよりな構成のツェナーダイオ−Ｖを得る。
上記の腓明から理解されるように、ジャンクシ（４）
ヨンノ拡散層８の形成後に多結晶シリコン膜５の熱処理
を行わ３Ｌｎので、との熱処理に起因するブレークダウ
ン電圧値づ２高（なるとｂつたことけ方ビー又前記熱処
理と拡散とが一挙に行われるので工程が短縮されること
になる。
を行わ３Ｌｎので、との熱処理に起因するブレークダウ
ン電圧値づ２高（なるとｂつたことけ方ビー又前記熱処
理と拡散とが一挙に行われるので工程が短縮されること
になる。
なお以上・の誹明ではウェファｌとしてＰ導電型のもの
を用すた場合であったづ−これ−ＡｉＮ導電型のもので
あって本よい。この場合拡散層８の形成のための不純物
としてはたとえばｑンを用帆ればよｈ０又上紀の実施例
でけツェナーダイオードの製作につ帆てであったが、不
純物拡散による拡散層を有し、かつ多結晶シリコン膜を
用−る亀のであれば他の半導体装置の製造にこの発明づ
冨適用されることは百りまでもない。
を用すた場合であったづ−これ−ＡｉＮ導電型のもので
あって本よい。この場合拡散層８の形成のための不純物
としてはたとえばｑンを用帆ればよｈ０又上紀の実施例
でけツェナーダイオードの製作につ帆てであったが、不
純物拡散による拡散層を有し、かつ多結晶シリコン膜を
用−る亀のであれば他の半導体装置の製造にこの発明づ
冨適用されることは百りまでもない。
以上詳述したよりにこの発明によれば、不純物の拡散層
の深さを設計値どおりとすｂことができ。
の深さを設計値どおりとすｂことができ。
、無意味にこれを深くしてしまってブレークダウン電圧
を高めてしまうことけなく、又多結晶シリコンの熱処理
と拡散とを同じ工程で行りので、製造工程が簡略化でき
るとｂつた効果を奏する。
を高めてしまうことけなく、又多結晶シリコンの熱処理
と拡散とを同じ工程で行りので、製造工程が簡略化でき
るとｂつた効果を奏する。
＋、ＦｊＸ面の簡単々詩明
第１図りこの発明によって製作された半導体装置の断面
図、第２図乃至第６図はこの発明の製造方法の各工程を
示す断面図である。
図、第２図乃至第６図はこの発明の製造方法の各工程を
示す断面図である。
ｌ・・・・・・半導体基板、８・・・・・・拡散層、δ
・・・・・・多結晶シリコン膜、６・・四メタル層 第１図 珀２図 吻３図 第５図 第６図
・・・・・・多結晶シリコン膜、６・・四メタル層 第１図 珀２図 吻３図 第５図 第６図
Claims (1)
- 半導体基板の表面に多結晶シリコン膜を形成ｌまたのち
−その活性化のために熱処理を１５、その際同時に前記
半導体基板の表面に不純物を拡散させてジャンクション
用の拡散層を形成させ、つ論で前記多結晶シリコン膜の
表面に電極用のメタル層を形成１．てたる半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198714A JPS6089921A (ja) | 1983-10-24 | 1983-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198714A JPS6089921A (ja) | 1983-10-24 | 1983-10-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089921A true JPS6089921A (ja) | 1985-05-20 |
Family
ID=16395783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198714A Pending JPS6089921A (ja) | 1983-10-24 | 1983-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685290A (ja) * | 1991-12-16 | 1994-03-25 | Philips Gloeilampenfab:Nv | ツェナーダイオード |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS548971A (en) * | 1977-06-22 | 1979-01-23 | Nec Corp | Manufacture of semiconductor device |
| JPS54154272A (en) * | 1978-05-26 | 1979-12-05 | Matsushita Electric Ind Co Ltd | Contact forming method for semiconductor device |
| JPS5544713A (en) * | 1978-09-26 | 1980-03-29 | Toshiba Corp | Semiconductor device |
| JPS581540A (ja) * | 1981-04-27 | 1983-01-06 | フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン | タンデム型トランスフアプレス |
-
1983
- 1983-10-24 JP JP58198714A patent/JPS6089921A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS548971A (en) * | 1977-06-22 | 1979-01-23 | Nec Corp | Manufacture of semiconductor device |
| JPS54154272A (en) * | 1978-05-26 | 1979-12-05 | Matsushita Electric Ind Co Ltd | Contact forming method for semiconductor device |
| JPS5544713A (en) * | 1978-09-26 | 1980-03-29 | Toshiba Corp | Semiconductor device |
| JPS581540A (ja) * | 1981-04-27 | 1983-01-06 | フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン | タンデム型トランスフアプレス |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685290A (ja) * | 1991-12-16 | 1994-03-25 | Philips Gloeilampenfab:Nv | ツェナーダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3147152A (en) | Diffusion control in semiconductive bodies | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH0222869A (ja) | 対称阻止高降伏電圧半導体デバイスとその製造方法 | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| JPS6089921A (ja) | 半導体装置の製造方法 | |
| JP3557158B2 (ja) | 高耐圧半導体装置の製造方法 | |
| US3825450A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| KR20000075706A (ko) | 반도체 및 반도체-관련 방법 | |
| JPS6237547B2 (ja) | ||
| JP3877459B2 (ja) | 半導体装置の製造方法 | |
| US4118257A (en) | Method for producing a semiconductor device having monolithically integrated units in a semiconductor body | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| US3475235A (en) | Process for fabricating a semiconductor device | |
| JPS58125875A (ja) | 定電圧ダイオ−ド | |
| JPS61251083A (ja) | 半導体装置 | |
| JPH0385771A (ja) | 埋込ツェナーダイオードの製造方法 | |
| JPS60223158A (ja) | 半導体装置の製造方法 | |
| JPS60171768A (ja) | プレ−ナ型半導体装置 | |
| JPS6035578A (ja) | 半導体素子およびその製造方法 | |
| JPS63313859A (ja) | メサ型半導体装置及びその製造方法 | |
| JPS5835928A (ja) | 半導体装置の製造法 | |
| JPH06216373A (ja) | 半導体素子 | |
| JPS61124149A (ja) | 半導体装置およびその製造方法 | |
| JP2001007349A (ja) | 低電圧用ツェナーダイオード |