JPS6090376A - 音声認識式音程学習装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明に、音声で唄全歌い、その音声の基本ピッチを抽
出し、かつ音楽的な音＋￥に変換し、さらにその音程（
音階、あるいはメロディ−）を再生することにより、正
確な音程の発生の学習に役立てようとする音声認識式音
程学習装置に関する。

従来、唄を歌って、その発ｊ！１の音程を採坩する′電
子機器として、ω１究室レベルでの大型、あるいは小型
コンピュータを応用した採鱈装置ｅｔがあった、ところ
が、音声の認識に多大の時間全必硬とし、容易に、かつ
間単に採鯖できるものが皆無であつた。

本発明ばかがる欠点を解決するため、超小型であるマイ
クロプロセッサと若干のハードウェアによＦ）構成し、
容易に、効率よく、正確に唄の採譜を行うことを目的と
する。さらに、採譜されたメロディ−を締止できるよう
に修正機能を具備し、かつ、再生においては、音色の美
しい楽譜波形で再生しようとするものである。以下、図
面に従って本発明の詳細な説明を行う。

第１図は本発明のブロック図である。

１；ｊＯＰＵｓ２はアドレスデコーダ、３は音声ピッチ
抽出部、４はＲＡＭ、５は音符表示部、６は楽音発生部
、７にスイッチ部、８はテンポ発生部である、 ＣＰＵ　１からは、アドレスデコーダ２ヘアドレス信号
ＡＤが接続され、データバス（ＤＡＴＡ　ＢＵＳで示す
）が、音声ピッチ抽出部３からスイッチ部７までのデー
タ端子と共ｉＡ後接続れる。また、。

ＣＰＵ１からのＲＤ倍信号、音声ピッチ抽出部３とＲＡ
Ｍ４とスイッチ部７のそれぞれのＲＤ端子へ接続され、
ＷＲ倍信号、Ｒ・ＡＭＩＩと音符表示部５と楽音発生部
６のそれぞれのＷＲ端子へ接続される。

アドレスデコーダ２からｉＪ、ＡＤ＼信号が音声ピッチ
抽出部３へ、ＡＤ１信号がＲＡＭ４へ、Ａ　Ｄ　２．〜
９信号が音符表示部５へ、ＡＤ１０信号が楽音発生部６
へ、ＡＤ１１〜１２信号がスイッチ部７へそれぞれ接続
される。また、音声入力用のマイク（Ｍ工Ｃで示す）が
音声ピッチ抽出部３の１Ｎ端子へ、音声ピッチ抽出部３
の出力であるφＬ倍信号テンポ発生部８へ、テンポ発生
部８の出力であるＴｌ！ｉＭＰ信号がＣＰＵ　１の工Ｎ
Ｔ（割り込み）入力端へそれぞれ接続される。

次に、それぞれのブロックの動作を簡単に説明する。

アドレスデコーダ２は、（！ＰＵ１が現在どのブロック
を対照として仕事をするかを判断し、それぞれのブロッ
クのうち、いずれか１ブロツクを選択するものであ／）
。

音声ピッチ抽出部３は、アドレスデコーダ２の出力であ
るＡＤＩＩｋ信号により選択され、マイクロフォンから
入力された音声信号を増幅し、この音声波形の基本波の
ピークを検出し、ピークからピークの間の時間を計測し
、その計測値を記憶しておくブロックである。そして、
必要に応じて（この場合、ＣＰＵ１がＡＤ＼を選択した
時）データバス（ＤＡＴＡ　ＢＵＳで示す）へデータを
乗せる。また、図示するφＬ倍信号、音声入力があった
場合に限り発生するもので、この周期はほぼ、音声入力
波形のピッチ周期と等しい。

ＲＡ　Ｍ　４　Ｕ、アドレスデコーダ２の出力であるＡ
Ｄ１信号により選択される。ＲＡＭの場合、一般にアド
レス入力端は複数であるが、第１図ではＡＤ１信号のみ
でアクセスされるように示した。

当然、０ＰＵ１から複数のアドレス信号がＲＡＭ４に接
続されているが、嘱１図ではそれを省略し之。したがっ
て、ＡＤ１信号は、ＲＡＭ４のチップセレクト信号とし
て示しである。また、ＣＰＵ１とＲＡＭ４の接続は既に
公知であるため、詳細な接続関係は述べない。

ＲＡＭ４は、音声ピッチ抽出部３がら得られたピッチ情
報を０ＰＵ１で判断、かつ変換した後の音階データを記
憶しておくブロックである。っまり、０ＰＵ１は、音声
ピッチ抽出部３がら得られた音階データを順番にＲＡＭ
４へ記憶させる、また、記憶させた音階データを修正、
あるいは再生する時に、このＲＡＭ４の記憶データを順
次読み出して処理する。

音符表示部５は、前述のＲＡＭ４の記憶データの一部を
順次表示するブロックであり、液晶、あるいはＬＦ！Ｄ
の表示体と駆動回路から構成される。

第２図は、ＬＥＤで構成した場合の表示外観図であ机　
５線譜上に、各音階に相当するＬＥＤを実装し、８音ま
での音階を一括同時表示するように配置される。また、
半音表示用にシャープ（≠で示す）のＬＥＤも実装され
る。

楽音発生部６は、ＲＡＭ４に記憶された音階データを認
識し、その音階データを楽音に変換するブロックであり
、複数の種類の楽音を任意に選択する機能も有する。楽
音発生部６では、（ｊＰＵ１で指示された音階データ（
ＲＡＭ４に記憶済みのデータ）を楽音信号に変換し、こ
れをフィルター部と増幅部により増幅し、スピーカーを
駆動する。

スイッチ部７は、録音、修正、再生の各モードの設定を
行うモードスイッチ部と、各モードにおけるスタート、
エンドの各スイッチと、修正モードにおけるカーソル移
動スイッチと、修正あるいは再生時におけるオクターブ
シフトスイッチと、音階の調を修正する調修正スイッチ
から構成される。これらスイッチ群も、ＡＤｌ　１〜１
２信号により選択され、データバス上へ乗る。０ＰＵ１
ｉｊ、このスイッチデータをデータバスから読み取り、
必要に応じてスイッチ処理を行う、 テンポ発生部８は、可変抵抗器等で容易に発振周波数を
可変できる可変発振回路と、テンポ生成部と、テンポ信
号に同期したテンポ発音回路と、視覚的にテンポを確認
できるテンポ表示回路と、該テンポ信号が音声入力に同
期するようニ構成した音声同期型テンポ制御部から構成
され、ＴＫＭＰ信号（図示する）ｉｃｐσ１のＩＮ入力
（割り込み入力）へ接続する。

次にＣＰＵ　１の動作を、操作手順に従って説明する。

０ＰＵ１は、ＴＩｎＭＰ信号ｒ（信号側り込みがかかり
、このＴ］ＩｃＭＰ信号の周期の約半分のタイミングで
音声ピッチ抽出部５のデータを複数回読み込む。すなわ
ち、テンポ発生部８から発生するＴＦｉＭＰ信号に合わ
せて音声入力を加えた時、比較的安定した時の音程の音
声信号のピッチデータを読み込む。０ＰＵ１は、この比
較的安定したピッチデータをすばやく複数回だけ読み込
み、その複数回のピッチデータを複数個の音階データに
変換する。そして、これら複数データ多数決論理をと９
、一番びん度の高い音階データを単一の音階データとし
ＲＡＭ４へ記憶する。Ｃうすることにより、音程の発声
が若干不安定でも比較的検出効率の高いものが実現でき
る。この時、音声ピッチ抽出部３は、入力される音声信
号のピッチ毎に新しいピッチデータを出力している、す
なわち、音声ピッチ抽出部５に、リアルタイムで音声ピ
ッチデータを抽出している。

ａｐｒ、ｔｌは、Ｔｌ１ｌ；ＭＰ倍信号従って順次、検
出した音階データをＲＡＭ４へ記憶させる。以上が作曲
モード、あるいは録音モードの動作である。

さらに、ＲＡＭ４へ記憶させるのと同時に音符表示部５
へ音階データを転送して、リアルタイムで音符表示させ
ることも可能である。

修正モードでは、ＲＡＭ４へ記憶された音階データを読
み出し、修正する。この場合、８音分の音階データを音
符表示部５へ表示させ、これを確認しながら修正する７
この修正モードでは、音符表示部５により音階を表示さ
せるのと同時に、楽音発生部６にも音階データを転送し
て、楽音と表示による２系統の表現をすれば、修正がさ
らに容易になるであろう。

再生モードでは、ＲＡＭ４に記憶された音階データを、
テンポ発生部８がらのＴ　Ｆ！ＭＰ信号に同期して、音
符表示部５と楽音発生部６へ同時再生する。したがって
、作曲モードにおいて、ゆっくり入力した唄の音階が、
再生するときにスピードアップすることも可能である、
すなわち、ＣＰＵ１は、可変できろＴＩＭＰ信号に同期
して動作するからである。

以上が、本発明のシステム構成の説明である。

次に、第２図以降により、さらに詳細な説明をする。

まず、順序よく説明するため、音声ピッチ抽出部３の詳
細な説明から行う。

第３図は音声ピッチ抽出部乙の詳細図である。

５０は増幅回路であり、３１はボルテージフォロワ、３
２は反転増幅回路（増幅＄＝１倍）、３３と３４はピー
クホールド回１１ｔ３．３５１ｄセツトリセツトフリツ
プフロツグ（以下、ＳＲＦ／Ｆと略す）、５６は微分回
路、３７は遅延回路、３８１”ｆ　Ｉ　Ｍ　Ｈ２のクロ
ックを発生する発振回路、３９はカウンタ、４０はラッ
チ回路、４１は日入力（図示する）により開閉される電
子的スイッチ、４２はアンド回路、４３はマイクロフォ
ン（以下Ｍ工Ｃと略す）である。

Ｍ工０４３は増幅回路３ｏの入力端へ、増幅回路３０の
出力はボルテージフォロワ３１の人カ端へ、ボルテージ
フォロワ３１の出カバ、ピークホールド回路３３の入力
端と反転増幅回路５２の入力端へそれぞれ接続される、
反転増幅回路３２の出力はピークホールド回路６４の入
力端へ、ピークホールド回路３３の出力はＳＲＦ／Ｆ３
５のセット（Ｓで示す）入力端へ、ピークホールド回路
３４の出力はＲＲＦ／Ｆ！＋５のリセット（Ｒで示す）
入力端へ、８　ＲＦ／Ｆ３５のＱ出力は微分回路３６の
入力端へ、微分回路３６の出力（φＬで示す）は遅延回
路３７の入力端とラッチ回路４０のφ入力端へそれぞれ
接続される。遅延回路５７の出力（φＲで示す）はカウ
ンタ３９のリセット入力端へ、発振口ｒ６３８の出力１
：ＩＭＨ２で示す）はカウンタ３９のクロック入力端へ
、カウンタ３９の計数出力はラッチ回路４０の入力端へ
、ラッチ回路４０の出力は電子的スイッチ４１へ、電子
的スイッチ４１の出力はデータバス（ＤＡＴＡＢＵＳ）
へそれぞれ接続される。アンド回路４２へは、ＡＤ＼信
号とＲＤ倍信号入力され、その出力は電子的スイッチ４
１０８入力端へ接続される。

ここで、電子的スイッチ４１は一般に３ステートバツフ
アで構成され、８入力がレベル１ならばオンし、レベル
＼ならば出力はハイインピーダンスとなる。

次に、第３図と第４図により音声ピッチ抽出部の動作を
説明する。第４図は第５図における各部のタイミング図
である。

まず、Ｍ１０１３から入力された音声信号は増幅回路ｓ
ｏとボルテージホロワ３１により、第４図のＡで示す波
形となる。また、増幅率１倍の反転増幅回路３２の出力
は第４図のＢで示すような波形Ａの反転したものとなる
、波形ＡとＢは、音声波形を増幅したもので、反転対称
波である。この波形Ａはピークホールド回路３５の入力
端へ、波形Ｂはピークホールド回路５４の入力端へそれ
ぞれ接続されており、ピークホールド回路３３と３４は
それぞれの波形のピーク値を検出し、かつホールドする
、ただ、このピークホールド回路３５と３４は、図示す
るコンデンサＯＶｃピーク値をアナログ的にホールドす
るが、抵抗ＲＶｃよってわずかながら放・屯している。

すなわち、入力波形のピークを検出後は、ＣとＲの時定
数に従ってＰ点（図示する）の電位は第４図の人波形と
Ｂ波形上に示す破線の曲線となる。そして、ピークホー
ルド回路３３と３４のそれぞれの出力（第４図のＣとＤ
で示す）は、波形Ａのピーク検出時、あるいは波形Ｂの
ピーク検出時にレベル１となる。すなわち、ピークホー
ルド回路３３は、音声波形の正のピーク検出をし、ピー
クホールド回路３４は音声波形の負のピーク検出をする
、一般に、音声波形は第４図のＡ（！：ＢＫ示したよう
な複雑な波形であるが、第３図に示したようなピークボ
ールド回路なら、効率よく音声ピッチ全検出できる。さ
らに、音声の周波数は一般に７０Ｈ２から９００Ｈ２８
度であるため、ＣとＲの時定数は、だいたい１０ｍ８以
上が好ましい。

次に、ピークホールド回路３３の出力（Ｃで示す）ｌ−
１：ＳＲＦ／Ｆ３５をセットするように動作し、ピーク
ホールド回路３４の出力（Ｄで示す）は日ＲＦ／Ｆ３５
をリセットするように動作する。

そのタイミングを第４図のＣとＤとＥにより示す。

Ｅ波形は、ＳＲＦ／Ｆ　３５のｑ、出力である。すなわ
ち、ＳＲＦ／Ｆ３５は、音声波形の正ピークでセットさ
れ、負ピークでリセットされる。そしてＳＲＦ／Ｆ３５
のＱ出力は第４図のＥで示すように、音声ピッチの周期
と等しい。

次に、微分回路３６の出力、及び遅延回路の出力をそれ
ぞれφＬとφＲで示し、そのタイミングを第４図のψＬ
とψＲで示す。つまり、φＬ１　あるいはψＲは音声波
形の正ピークでのみ発生し、その発生周期はほぼ音声ピ
ッチに等しい。

ここで、φＬ倍信号ラッチ回路４ｏのクロック入力とし
て動作し、φＲ倍信号カウンタ３９のリセット入力とし
て動作する。このカウンタ３９は、１５〜１６ビツトの
バイナリアップ形式であるのが好ましい。そして、カウ
ンタ３９は音声ピッチ毎に発生するφＲ倍信号よりリセ
ットされ、それ以外はＩＭＨ２のクロックを計数してい
る。捷たラッチ回路４０はφＬ倍信号ょリヵウンタ４ｏ
の計数値をラッチする。このφＬ倍信号ψＲ倍信号わず
かに直前で発生するため、カウンタ４０がリセットされ
る直前の値をラッチ回路４０が保持する。

すなわち、第４図のタイミングＴ１（図示）で計数され
た値は、タイミングＴ２（図示す、６）の領域でラッチ
法持されている。このように、ラッチ回路４０の保持内
容に音声ピッチに従ってリアルタイムで新データを検知
している、そして、カウンタ３９のクロックがＩＭＨｚ
であるため、たとえば、カウンタ５９の計数値が［ｏｏ
ｏＪであれば、音声ピッチの周期は２ｍＳとなり、音声
の基本周波数は５００Ｈ２である。

次に、このラッチ回路４０の保持内容Ｈ１ａｐｔｒから
の指示により、ＡＤＲ信号とＲＤ倍信号有効となった時
にデータバスへ乗せられる、つ′ます、ＣＰＵが必要と
する時の音声ピッチデータがリアルタイムでデータバス
上へ供給される。

なお、カウンタ３９の計数値がいくらであればその音声
入力の音程がどの音名に相当するかという、計数値−音
名一覧表を以下の表に示す。

この表で、音声ピッ、チ許容周期という項目は、音楽的
な絶対音程に比べて許容されるべき音声入力ピッチ周期
という意味であり、人が発生した音程が若干ずれていて
も、該当する音程近辺の音名に置き換えて認識するとい
うことである、また、許容計数値は、カウンタ３９の計
測値全表わす。

以上説明したように、音声ピッチ抽出部は高精度かつ簡
単な回路構成で効率よく音声ピッチデータを抽出できる
。

次に、ＲＡＭ４について述べるが、ＲＡＭという素子は
既に公知であｊ７Ｘ　ＣＰＵとの接続関係も広く一般に
知られている。したがって、ここでは詳細な説明は省略
する。

次に、音符表示部５について詳細な説明をする。

第５図と第２図と第６図と第７図に従って説明する、第
５図は音符表示部の詳細図であり、第２図は音符表示部
の外観図であり、第６図は第５図におけるブロック内の
詳細図であり、第７図は第５図における夕・ｆミングの
一部である。

まず、第５図から説明すると、５ｏｊｑアンド回路群、
５１ａ〜５１ｂはラッチ回路と３ステートバツフアから
成る３ステ一トラツチ回路であり、５２はデコーダであ
り、５３はＸドライバ、５４ｔ’ＪＹドライバ、５５Ｉ
ａ、タイミングジェネレータ、５６はＬ１ｎＤ表示体で
ある。

一般に表示要素としてはＬＩＤ、あるいは液晶が考えら
れるが、本実施例ではＬＦｔＤ表示を一例として示した
。

以下にＬＰＡＤ表示の場合の詳細な説明をする。

アンド回路群５０は、ＡＤ２〜９信号（図示する）ＩＷ
Ｒ信号（図示する）で開閉するゲート素子である。アン
ド回路群５０の出力であるψ２〜φ９（図示する）はそ
れぞれ、３ステ一トラツチ回路５１ａ〜５１ｈのφ入力
へ接続される。また、３ステ一トラツチ回路５１ａ〜５
１ｈの工Ｎ入力端へはデータバス（ＤＡＴＡ　Ｂｕｓ）
がそれぞれ接続され、ＯＵＴ端子はそれぞれ共通接続さ
れ、デコーダ５２の入力端へ接続される、ここで、デー
タバスは６ビツトであるため、デコーダ５２の入力端も
同様に８ビツトである。

タイミングジェネレータ５５の出力であるφＡ〜φＨ（
図示する）はＹドライバ５４の入力端と３ステ一トラツ
チ回路５１ａ〜５１ｂのそれぞれのＳ入力端へそれぞれ
接続される。

デコーダ５２の出力はＸドライバ５３の入力端へ、Ｘド
ライバ５３の出力とＹドライバ５４の出力はそれぞれＬ
ＥＤ表示体５６へ接続される。ここで、ＬｌｎＤ表示体
５６は、第２図に示したような外観図になってお９１５
線譜上にＬＥＤ群が実装される。そして、そのＬＥＤ＃
は８ブロツクから構成され、それぞれのブロックはＹド
ライバ５４の出力群により制御されるように接続される
。

すなわち、第２図に示したＬＰ！Ｄ群は、Ｘドライバ５
　ＭとＹドライバ５４によりマトリクス駆動されるよう
に配置されている。そして、タイミングジェネレータ５
５の出力タイミング（φＡ〜φＨ）は第７図のタイミン
グ図に示したようなシフトパルスである。すなわち、Ｙ
ドライバ５４は、第７図に示したようなパルスに応じて
、＠２図のＬ）ＩｉＤ群の８ブロツクを順次ドライブす
る。

次に、ａｐｏから音符表示部へどのようにデータを転送
するかの説明をする。

まず、ＣＰＵは音符表示部の内の８ブロツクのどこへど
ういう音符を表示するかを指示すｔｂためＡＤ２〜９信
号（図示す／））のうちいずれか１本を選択し、同時Ｋ
ＷＲ信号を発生する。たとえば、いちばん左の音符ＬＦ
ｉＤブロックへ所定の音符を表示したい場合、ＡＤ２信
号を選択し、かつデータバス上へ所定の音階データを乗
せる。アンド回路群５０の出力のうら、ψ２信号がアク
ティブとなり、６ステ一トラツチ回路５１ａがデータバ
ス上の音階データを取り込む。ここで６ステ一トラツチ
回路５１ａは第６図に示したような構成になっており、
φ端子によりデータを読み込み、Ｓ端子により出力する
というものである。したがって３ステ一トラツチ回路５
１ａは第７図で示すφＡ信号により、デコーダ５２へ音
階データを転送する。デコーダ５２は音階データを所定
のＬＥＤ点灯信号に変換してＸドライバ５３を駆動する
。この場合、１ブロツクのＬＥＤ表示が１６個から構成
されているため、デコーダ５２の出力は１６本である。

すなわち、ＬＦｉＤ表示体５６はタイミングジェネレー
タ５５の出力タイミング図グってのみ駆動されており、
ＣＰ［Ｊからのデータ転送と非同期でよい。

以上のような構成にすることにより、ＣＰＵとしては任
意の表示部へ任意の音階データを任意のタイミングで転
送することが可能となる、よってＣＰＵの処理の負担が
軽減でき、プログラムの構成も容易になる。

次に楽音発生部６の詳細な説明をする。

第８図は楽音発生部の詳細図である。８０は楽音選択ス
イッチ群、８１は楽音波形を制御するビブラートとサス
ティンの各エフェクトスイッチ、８２はアンド回路、８
３は楽音発生回路、８４はフィルター、８５は増幅回路
、８６はスピーカである。

データバスは楽音発生回路のＤ工Ｎ入力端へ接続され、
アンド回路８２は、ＡＤＩＱ信号とＷＲ明信号それぞれ
入力されており、その出力は楽音発生回路８！１のＷＲ
入力端へ接続される。

楽音選択スイッチ群８０とエフェクトスイッチ８１はそ
れぞれ楽音発生回路８３へ接続される。

楽音発生回路８３の出力（ＯＵＴで示す）はフィルター
８４の入力端へ、フィルター８４の出力は増幅回路８５
の入力端へ、増幅回路８５の出力はスピーカ８６がそれ
ぞれ接続される。

ＣＰＵは楽音を発生する場合、ＡＤ１０信号を選択し、
次にデータバス上に所定の音階データを乗せ、同時にＷ
Ｒ信号金発生させる。楽音発生回路８３は、ＤＩＮ端子
に加えられた音階データをＷＲ明信号より読み込み、そ
の音階データを認識かつ楽音合成する。ここで楽音発生
回路は、現在市販されている楽音発生用ＬＳＩで充分で
あり、その周辺回路も電子楽器用の電子回路として公知
となっている。本実施例でに、楽音発生Ｌ８工をカスタ
ムＬＳＩとして位置づけ、それを応用している。当然Ｃ
ＰＵデータ受信機能がなければならない。

以上説明したように、ＣＰＵとしては、所定の音階コー
ドｆ：ＡＤ１０のアドレスに転送すめことにより容易に
美しい楽音再生が可能となる、次に、スイッチ部７の詳
細な説明をする。

ａ　９１％ｌはスイッチ部の詳細図である。９０ａ〜９
０ｃは第１０図に示すような３スアートバツフアであり
、８人力１４Ｖこより制御される、９１は作曲と修正と
再生の各モードを設Ｖするモードスイッチ　９２はスタ
ートスイッチ、９３（ｄＨｉＮＤスイッチ、９４〜９７
は修正モードにおけゐカーソル移動スイッチ、９８は修
正、あるいは再生時におけるオクターブシフトのための
ロータリデジタルスイッチ、９９は同様に修正、あるい
は再生時における調修正のためのロータリデジタルスイ
ッチ、１００と１０１はアンド回路である、モードスイ
ツｆ９１とスタートスイッチ９２とエンドスイッチ９５
はそれぞれ３ステートバツフア９０ａの入力端へそれぞ
れ接続され、カーソル移動スイッチ９４〜９７はそれぞ
れ３ステートバツフア９０ｂの入力端へ接続される、ま
た、ロータリデジタルスイッチ９８と９９のそれぞれの
出力ｒｘ、　ｓステートバッファ９０ｃの入力端へ接続
されゐ、、３ステートバツフア９０ａと９０ｔ＋と９０
０のそれぞれの出力はデータバスへ共通接続される。ア
ンド回路１００と１０１の一方の入力端へはＲｐ（ｉ号
が接続されており、アンド回路１００の他の一方の入力
端へはＡＤｌ　１信号が、アンド回路１０１の他の一方
の入力端へＨＡＤ１２信号がそれぞれ接続される。アン
ド回路１００の出力は３ステートバツフア９０ａと９０
ｂのそれぞれのＳ入力端へ、アンド回路１０１の出力は
３ステートバツフア９０ｃの８入力端へそれぞれ接続さ
れる。

次に動作を説明する。

ＣＰＵとして、スイッチの状ｒｉ！ヲ知りたい時、まず
、ＡＤ１１信号とＲＤ倍信号アクティブにすることによ
り、データバス上にモードスイッチ９１〜カーソル移動
スイツチ９７までの各スイッチ状態が出力される。、０
ＰＩＪはそのデータを読み込み格納すめ。また、ＡＤＩ
／Ｌ信号とＲＤ倍信号アクティブにすることにより、ロ
ータリデジタルスイッチ９８と９９のスイッチ状帽を知
ることが可能である。

次に操作手順に従って各スイッチの働きを説明すれば、
まず、モードスイッチ９１を作曲モードにしておき、ス
タートスイッチ９２ｔ−オンする。

この状態でＣＰＵはＴＫＭＰ信号に従って音声入力を検
出する。具体的には、音声ピッチ抽出部３のピッチデー
タを取り込み、音階データに変換してＲＡＭ４へ順番に
記憶させる。次に、音声入力が終了した時点でエンドス
イッチ９３をオンして作曲モードを終了する、 次Ｋ、−Ｆ−−トスイッチ９１を修正状態にしてお角、
スタートスイッチ９２をオンする。ＣＰＵはこの状態を
検知して、ＲＡＭ４の先頭から８番目までの音階データ
を音符表示部５と楽音発生部６に再生する。この場合、
オクターブシフト用のロータリデジタルスイッチ９８と
調修正用のロータリデジタルスイッチ９９のスイッチデ
ータを参考としている、たとえば、ロータリデジタルス
イッチ９８と９９の両方がともにシフトフロの位１１１
にあれば、ＲＡＭ４の音階データはそのｔま再生される
。また、オクターブ用のロータリデジタルスイッチ９Ｂ
が１オクターブアツプの位置にあればＲＡＭＡ内の音階
データを１オクターブシフトアツプしてから再生する。

この時、ＲＡＭｄ内の音階データはそのままで、音符表
示部５と楽音発生部６へ転送する音階データだけを処理
しておく、また、調修正用のロータリデジタルスイッチ
９９は、たとえば、ハ長＃Ａ奢へ短長へ変換して再生す
るというような働きをもっている、具体的には、Ｃ１１
ＡＩＩ＋　８４＋　”４というようなメロディを１音階
上げて再生した場合は、ＣＩＴ　＋　Ａｌｌ　＋　０１
１　ｒ　１！！４というような再生となる。

修正モードにおいては、カーソル移動スイッチ９４〜９
７により、任意の位置の音符を任意に修正できる。この
場合のカーソル移動による修正ではＲＡＭＪ内の音階デ
ータ自体を修正してい６−また、修正モードにおいてス
タートスイッチ９２をオンすれば、次の８音階が再生さ
れる。すなわち、８音階ずつ再生して修正するという動
作であるーしたがって８音分の修正が終了すればスター
トスイッチ９２をオンして次の８音の修正に入ることが
でｈ心。

次に再生モードの説明である力へ再生においては、はと
んど修正モードで説明した動作と似ている。まず、モー
ドスイッチ９１を再生モードとしておき、スタートスイ
ッチ９２をオンする７、ＣＰＵはＴ　１ｎＭＰ信号に同
期してＲＡＭｄ内の音階データを音符表示部５と楽音発
生部６へ順次再生する。

この時、オクターブシフト用ロータリデジタルスイッチ
９８と調修正用ロータリデジタルスイッチ９９のスイッ
チ状爬に従って再生するのは言うまでもない。

以上説明したようなスイッチ部を実現すれば、ＣＰＵは
容易にスイッチデータを読むことができかつ、ＯＰＵの
任意のタイミングでそれは可能である。ただ、スイッチ
類がすばやく操作されることがあるため、たとえば１０
０ｍ５毎にスイッチ取り込みを行う等の考慮は必要であ
ん。

また、豊富な修正機能、多様な再生機能を有するため、
一度記憶した音階データを何度でも繰り返し修正でき、
かつ、任意のオクターブ、任意の調で再生が可能である
。

次に、テンポ発生部８について詳細な説明を行う。

＠１１図はテンポ発生部の詳細図である。

１１０は抵抗Ｒｘによジ町変できる可変発振回路、１１
１はカウンタ、１１２と１１３は微分回路、１１４はセ
ットリセットフリップフロップ（以下ＳＲＦ／Ｆと略す
）、１１５と１１７と１１８はアンド回路、１１６はオ
ア回路、１１９は遅延回路、１２０は視覚的表示手段、
１２１は聴覚的表示手段、１２２はスピーカオンスイッ
チである。

可変発振回路１１０の出力はカウンタ１１１のクロック
入力端へ、カウンタ１１１の出力は微分回路１１２の入
力端へ、微分回路１１２の出力（Ｔｘで示す）にオア回
路１１６の一方の入力端へそれぞれ接続される。

作曲モード信号とスタート信号（図示する）はスイッチ
部７から供給される信号で、アンド回路１１５の入力端
へそれぞれ接続される。アンド回路１１５の出力はＳＲ
Ｆ／Ｆ１１４のリセット入力（Ｒで示す）へ、φＬ倍信
号ＳＲＦ／Ｆ１１４のセット入力（Ｓで示す）へそれぞ
れ接続される。

ここでφＬ倍信号前述した音声ピッチ抽出部３から供給
される信号であり、音声入力が加わった時のみ、その音
声のピッチに同期して発生するものである。したがって
、無音の場合はφＬ倍信号発生しない。

ＳＲＦ／Ｆ’　１１４のＱ出力は微分回路１１３の入力
端とアンド回路１１７の一方の入力端へそれぞれ接続さ
れ、做分回１６１ｒ　１１３の出力（ＢＧＮで示す）は
オア回路１１６の他の一方の入力端と、カウンタ１１１
のリセット入力端と微分回路１１２のリセット端へそれ
ぞれ接続される。オア回路１１６の出力はアンド回路１
１７の曲の一方の入力端とアンド回路１１Ｂの一方の入
力端と視覚的表示手段１２０の入力端へそれぞれ接続さ
れる。

また、アンド回路１１Ｂの他の一方の入力端へはＩＫＨ
ｚ信号が接続されている。アンド回路１１７の出力（Ｔ
Ｙで示す）は遅延回路１１９の入力端へ接続され、遅延
回路１１９の出力はＴ　ＪＵＭＰ信号として、第１図の
ＣＰＵ　１のＩＮＴ入力端へ接続される。

アンド回路１１８の出力はスピーカオンスイッチ１２２
を介して聴覚的表示手段１２１の入力端へ接続される。

ここで視覚的表示手段１２０はＬＥＤを駆動する回路と
ＬｆｆｉＤから構成、され、テンポ表示として動作する
。また聴覚的表示手段１２１はスピーカとスピーカ駆動
回路より構成され、ＩＫＨｚの信号でテンポ音を発生ず
る。

次に、第１２図のタイミング図とともに動作の説明をす
る。第１２図は、第１１図における各部のタイミング図
である。本実施例のテンポ発生部は、唄の歌い始めの音
声入力にテンポが同期するというテンポ同期式を実現し
ようとしている。

まず、作曲モードにしておいて、スタートスイツチをオ
ンしてから唄を歌い始めるわけであるが、イ乍曲モード
にしてスタートスイッチをオンすれば第１２１″２１の
ｔ　ｅ、　ｂのタイミングでＱ信号がレベル＼となる。

第１２図のｔａのタイミング領域ではＱ信号がレベル１
となっており、Ｔｘ倍信号そのままＴＹ倍信号なり、Ｔ
ＫＭＰ信号が発生するがＣＰＵとしては、作曲モードで
あってもスタートスイッチが入力されていない限り、Ｔ
ＩＩＣＭＰ信号による採譜を行わない。すなわち、ｔａ
のタイミング領域での採譜ハ行わない、そして、スター
トスイッチがオンされることによりＱ、信号がレベル１
１ＬＫなるため、ｔｂのタイミング領域でＱ’ｌ’ｌｌ
ｌｉＭＰ信号が発生せず、採譜も行わない。つまり、作
曲モードでスタートしても、採譜ヲ行わず、ＲＡＭ４の
メモリ領域の節約にもなっている、次に、ｔｂｃのタイ
ミングで歌い始めたとすれば、ここでφＬ倍信号入力さ
れはじめ、Ｓ　ＲＦ／Ｆ１１４がセットされる。同時に
、このＱ出力の立ち上ｖｒｃｔａ分回路１種回路動作し
、ＢＧＮ信号が発生する。このＢＧＮ信号はカウンタ１
１１と微分回路１１２をリセットするため、Ｔｘ倍信号
グ、このＢＧＮ信号が発生した後に所定の周期で発生す
る、そして、ｔＣの領域では、ＢＧＮ信号とＴＸ信号に
よるＴＢＭＰ信号の発生が行われる、ま７ｔ、ＴＺ信号
はスピーカオンスイッチ１２２がオンしている時のみ、
第１２図のようなタイミングで発生する。すなわち、こ
れらのテンポ確認手段はどのような状にμでも発生して
いるから、唄のテンポの取り方が容易になる。

カウンタ１１１は可変発振回路１１０からのクロックを
受けて分周し、抵抗ＲＸで定められたテンポ周期を発生
するものである。したがって、Ｔｘ倍信号通常時のテン
ポパルスである。

また、Ｔｚ信号を遅延させてＴｌｆ１ＭＰ信号を作成し
ているが、これは、音声の始まりは比較的不安定な音声
波形であり、この初めのタイミングで音声ピッチを抽出
すると、ピンチ抽出効率が低下するからである、つ捷り
、第１２図のタイミング１βの中央付近でピッチ抽出し
たいため、ＣＰＵへの割り込み（工ＮＴ、すなわちＴ　
Ｉ！：ＭＰ倍信号を若干遅らせている。

以上説明したようなテンポ発生部にすれば、唄の歌い始
めを気にしなくてよく、さらに、ＲＡＭの記憶動車も改
善でき、がっ、再生モードでスタートシた時に、無音区
間をカットして唄の始まりから忠実に再生することが可
能である。

以上、本発明の全体にわたって説明をしたが、本発明を
実現することにょジ、次のような効果が期待できる。

１）音声の比較的安定した音程を抽出できる。

２）録音した唄をオクターブシフト、調ｆｌ正して再生
できるため、幅広いメロディ−再生が可能である。

３）録音したメロディ−（音階データ）を簡単な一イン
チ操作により修正できる。

４）音声ピッチ抽出部において、音声波形の正と負のピ
ークを同時検知しているため、音程の検出効率がよく、
かつ極めて簡単な回路構成でよい。

５）唄の歌い始めをテンポに合わせる必要がないため、
唄を歌い易く、かつＲＡＭの使用効率がよい。

６）使用者からみて、絶対音程の学習が容易にできる、 ７）使用者の作曲したメロディ−を複数の楽音で再生す
ゐことができゐため、商品価値の高い製品を供給するこ
とができる。

８）音声ピッチ抽出部は比較的汎用性の高い抽出部であ
るため、音声に限らず、楽器を演奏した場合でも容易に
採譜ができる、 ９）ＣＰＵのパスラインでデータ転送を行うため、この
パスラインを利用してプリンタ、あるいはＣＲＴ等の工
１０機器を容易に追加できる。

【図面の簡単な説明】

第１図は本発明のブロック図であり、第２図げＬＥＤ音
符表示部の外観図であり、第３図は音声ピッチ抽出部の
詳細図であり、第４図は第３図における夕、イミング図
であり、第５図は音符表示部の詳細図であり、第６図Ｉ
′；ｊ：第５図の一部ブロックの詳細図であり、第７図
は第５図のタイミング図であり、第８図は楽音発生部の
詳細図であり、第９図はスイッチ部の詳細図であり、第
１０図は第９図の一部ブロックの詳細図であり、第１１
図はテンポ発生部の詳細図であり、第１２図に第１１図
のタイミング図である。 １　・・・　ＣＰＵ ２・・・アドレスデコーダ ３・・・音声ピッチ抽出部 ４　・・・ＲＡＭ ５・・・音符表示部 ６・・・楽音発生部 ７・・・スイッチ部 ８・・・テンポ発生部 ３０・・・増幅回路 ３１・・・ボルテージフォロワ ３２・・・反転増幅回路 ３３．３４・・・ピークホールド回路 ′５５・・・セットリセットフリップフロップ３７・・
・遅延回路 ３Ｂ・・・発振回路 ３９・・・カウンタ ４０・・・ラッチ回路 ４１・・・・重子的スイッチ ４２・・・アンド回路 ４３・・・マイクロフォン ５０・・・アンド回路群 ５１ａ〜５１ｂ・・・３ステ一トラツチ回路５２・・・
デコーダ ５３・・・Ｘドライバ ５４・・・Ｘドライバ ５５・・・タイミングジェネレータ ８０・・・楽音選択スイッチ ８１・・・エフェクトスイッチ ８２・・・アンド回路 ８３・・・楽音発生回路 ８４・・・フィルター ８５・・・増幅回路 ８６・・・スピーカ ９０ａ〜９０ｃ・・・３ステートバツフア９１・・・モ
ードスイッチ ９２・・・スタートスイッチ ９３・・・エンドスイッチ ９４〜９７・・・カーンル移動スイッチ９Ｂ・・・オク
ターブシフト用ロータリデジタルスイッチ ９９・・・調修正用ロータリデジタルスイッチ１００．
１０１・・・アンド回路 １１０・・・可変発振回路 １１１・・・カウンタ １１２．１１３・・・微分回路 １１４・・・セットリセットフリッププロップ１１５．
１１７，１１８・・・アンド回路１１６・・・オア回路 １１９・・・遅延回路 １２０・・・視覚的表示手段 １２１・・・聴覚的表示手段 １２２・・・スビーカオンスイッチ

Claims (1)

1. 【特許請求の範囲】 （１）少なくとも、音声あるいは楽音の波形の基本ピッ
   チ全抽出するピッチ抽出手段と、該ピッチ抽出手段から
   得られるピッチ情報を音楽的音階ＩＣ変換する変換装置
   と、該変換装置４の出力を記１．＃する記憶回路と、該
   記憶回路の記憶内容を視覚的、あるいは聴覚的に表現す
   る手段から構成され、入力されろ音声情報を順次音楽的
   音階に変換、かつ記憶せしめることにより採譜を行い、
   さらに採譜された音階を順次再生ずることにより絶対＋
   １程の学習を行うことができるように構成したことを特
   徴とする音声認識式音程学習装置。 ｆ２１　１ｒ￥許請求の範囲第１項において、聴覚的再
   生手段として複数の楽音波形を発生することが可能な楽
   音発生回路ヲ４１することを特徴とずゐ音声認識式音程
   学習装置。 （３）テンポ発生部を具備し、核テンポ発生部から得ら
   れるテンポ信号に従って採暗奮行うことを特徴とする特
   許請求の範囲第１項記載の音声認識式音程学習装置。 （４）採譜された音程データ全修正することができるよ
   うに修正機能を具備したことを特徴とする特許請求の範
   囲第１項記載の音声認識式音程学習装置。