JPS6090395A - 音声認識式音程採譜装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、音声で唄を歌う場合の音程検出装置の検出方
法に関する。

唄を歌って、その発声の音声ピッチを検出して該当する
音階に割シ当てるという音程採譜装置には、ふつう、テ
ンポに合わせて唄を歌うという必要がある。これは、テ
ンポを無視して唄を歌りた場合、歌詞の区切シやメロデ
ィ−の途中を採譜してしまい、全くでたらめな採譜をし
てしまうからである。したがって、テンポに合わせて１
音階ずつの発声を心がける必要がある。

ところが、テンポに合わせて唄を歌った場合、・テンポ
発生時点の音声入力をピッチ抽出すれば、これも同様に
不安定な採譜となってしまう。これは、使用者がテンポ
に合わせて唄を歌ったっもシでも、若干の発声遅れがあ
るため、正確な音程が検出できないからである。かつ、
歌詞の発音は子音の部分が多く、子音の産声波形は微弱
でピッチ抽出しにくい。

本発明はかかる欠点を解決するため、テンポ信号の周期
の中央付近、すなわち母音の発生の音程の安定したタイ
ミングでピッチ抽出しようとするものであり、さらに、
その抽出は迅速に複数回行い、その最多ピッチを１つの
音程として検知させるというものである。

以下図面に従って本発明の詳細な説明をする。

第１図は本発明のブロック図である。

１はＣＰＵ、２はアドレスデコーダ、５は音声ピッチ抽
出部、４はＲＡＭ、５は音符表示部、６は楽音発生部、
７はスイッチ部、８はテンポ発生部である。

ＣＰＵ１からは、アドレスデコーダ２ヘアドレス信号Ａ
Ｄが接続され、データバス（ＤＡＴＡＢＵＳで示す）が
、音声ピッチ抽出部５からスイッチ部７−１でのデータ
端子と共通接続される。

また、ＣＰＵ１からのＲＤ倍信号、音声ピッチ抽出部３
とＲＡＭ４とスイッチ部７のそれぞれのＲＤ端子へ接続
され、ＷＲ信号は、ＲＡＭ４と音符表示部５と楽音発生
部６のそれぞれのＷＲ端子へ接続される。

アドレスデコーダ２からは、ＡＤ″１１信号が音声ピッ
チ抽出部３へ、ＡＤ１伯号がＲＡＭ４へ、ＡＤ２〜９伯
号が音符表示部５へ、ＡＤ１０信号が楽音発生部６へ、
ＡＤ１１〜１２伯号かスイッチ部７へそれぞれ接続され
る。また、音声入力用のマイク（ＭＩＣで示す）がＨ−
ピッチ抽出部３のＩＮ端子へ、蔭声ピッチ抽出部３の出
力であるφＬ倍信号テンポ発生部８へ、テンポ発生部８
の出力であるＴＥＭＰ信号がＣＰＵ１のＩＮＴ（割り込
み）入力端へそれぞれ接続される０ 次に、それぞれのブロックの動作を簡単に説明する。

アドレスデコーダ２は、ＣＰＵ１が現在どのブロックを
対照として仕事をするかを判断し、それぞれのブロック
のうち、いずれか１ブロツクを選択するものである。

音声ピッチ抽出部３は、アドレスデコーダ２の出力であ
るＡＤ’ａ信号によシ選択され、マイクロフォンから入
力された音声信号を増幅し、この音声波形の基本波のピ
ークを検ｔＢＬ、ピークからピークの間の時間を計測し
、その計測値を記憶しておくブロックである。そして、
必要に応じて（この場合、ＣＰＵ１がＡＤ”ａを選択し
た時）データバス（ＤＡＴＡ　ｎｕｓで示す）へデータ
を乗せる。また、図示するφＬ倍信号、音声人力があっ
た場合に限シ発生ずるもので、この周期はほぼ、音声入
力波形のピッチ周期と等しい。

ＲＡＭ４は、アドレスデコーダ２の出力であるＡＤ１信
号によシ選択される。ＲＡＭの場合、一般にアドレス入
力端は複数であるが、第１図ではＡＤ１信号のみでアク
セスされるように示した。

当然、ＣＰＵ１から複数のアドレス信号がＲＡＭ４に接
続されているが、第１図ではそれを省略した。

したがって、ＡＤ１信号は、ＲＡＭ４のチップセレクト
信号として示しである。また、ＣＰＵ１とＲＡＭ４の接
続は既に公知であるため、詳細な接続関係は述べない。

ＲＡＭ４は、音声ピッチ抽出部６から得られたピッチ情
報１ｅＰｔＪ１で判断、か−）変換した後の音階データ
を記憶しておくブロックである。っまシ、ＣＰＵ１は、
音声ピッチ抽出部３がら得られた音階データを順番にＲ
ＡＭ４へ記憶させる。また、記り毬さぜだ音階データを
修正、るるいは再生する時に、このＲＡＭ４の記惰、デ
ータを順次Ｆｌみ出して処理する。

音符表示部５は、前述のＲＡＭ４の記ｔｔｉデータの一
部を順次表示するブロックであり、液晶、あるいはＬＥ
Ｄの表示体と駆動回路から４Ｍ成される。

第２図は、ＬＥＤで構成した場合の表示外観図である。

５線譜上に、各音階に相当するＬＥＤを実装し、８音ま
での音階を一括同時表示するように配置される。また、
半音表示用にシャープ（すで示す）のＬＥＤも実装され
る。

楽音発生部６は、ＲＡＭ４に記憶された音階データを認
識し、その音階データを楽音に変換するブロックであり
、複数の種類の楽音を任意に選択する機能も有する。楽
音発生部６では、ＣＰＵ１で指示された音階データ（Ｒ
ＡＭ４に記憶済みのデータ）を楽音信号に変換し、これ
をフィルター部と増幅部により増幅し、スピーカーを駆
動する。

スイッチ部７は、録音、修正、再生の各モードの設定を
行うモードスイッチ部と、各モードにおケルスタート、
エンドの各スイッチと、修正モードにおけるカーソル移
動スイッチと、修正おるいは再生時におけるオクターブ
シフトスイッチと、音階の調を修正する調修正スイッチ
から構成される。これらスイッチ群も、ＡＤ１１〜１２
信号により選択され、データバス上へ乗る。ＣＰＵ１は
、このスイッチデータをデータバスから読ミ取シ、必要
に応じてスイッチ処理を行う。

テンポ発生部８は、可翼抵抗器等で容易に発振周波数を
可変できる可変発振回路と、テンポ生成部と、テンポ信
号に同期したテンポ発音回路と、視覚的にテンポを確認
できるテンポ表示回路と、該テンポ信号が音声入力に同
期するように構成した音声同期型テンポ制御部から構成
され、ＴＥＭＰ信号（図示する）をＣＰＵ１のＩＮＴ入
カ（割シ込み入力）へ接続する。

次にＣＰＵＩの動作を、操作手順に従って説明する。Ｃ
ＰＵ１は、ＴＥＭＰ信号により割り込みがかかシ、この
ＴＥＭＰ信号の周期の約半分のタイミングで音声ピッチ
抽出部５のデータを複数回読み込む。すなわち、テンポ
発生部８がら発生するＴＩＭＰ信号に合わせて汗声入力
を加えた時、比較的安定した時の音程の音声信号のピッ
チデータを読み込む。ＣＰＵ１は、この比較的安定した
ピッチデータをすばやく複数回だけ読み込み、その複数
回のピッチデータを複数個の音階データに変換する。そ
して、これら複数データ多数決論理をとり、一番びん度
の高い音階データを単一の音階データとしＲＡＭ４へ記
憶する。こうすることにより、音程の発声が若干不安定
でも比較的検出効率の高いものが実現できる。この時、
音声ピッチ抽出部３は、入力される音声信号のピッチ毎
に新しいピッチデータを出方している。すなわち、音声
ピッチ抽出部３は、リアルタイムで音声ピッチデータを
抽出している。

ＣＰＵ１は、ＴＩＭＰ信号に従って順次、検出した音階
データをＲＡＭ４へ記憶させる。以上が、作曲モード、
あるいは録音モードの動作である。

さらに、ＲＡＭ４へ記憶させるのと同時に音符表示部５
へ音階データを転送して、リアルタイムで音符表示させ
ることも可能である。

修正モードでは、ＲＡＭ４へ記憶された音階データを読
み出し、修正する。この場合、８音分の音階データを音
符表示部５へ表示させ、これを確認しながら修正する。

この修正モードでは、音符表示部６によシ音階を表示さ
せるのと同時に、楽音発生部にも音階データを転送して
、楽音と表示による２糸絖の表現をすれば、修正がさら
に容易になるであろう。

再生モードでは、ＲＡＭ４に記憶された音階データを、
テンポ発生部８がらのＴＥＭＰ信号に同期して、音符表
示部５と楽音発生部６へ同時再生する。したがって、作
曲モードにおいて、ゆっく９入力した唄の音階が、町生
ずるときにスピードアップすることも可能である。すな
わち、ｃＰＵｌは、可変できるＴＥＭＰ信号に同期して
動作するからである。

以上が、本発明のシステム構成の説明である。

次に、第２図以降にょシ、さらに詳細な説明をする０ まず、順序よく説明するため、音声ピッチ抽出部３の詳
細な説明から行う。

第３図は音声ピッチ抽出部３の詳細図である。

３０は増幅回路であシ、３１はボルテージフォロワ、３
２は反転増幅回路（増幅率−１倍）、易と３４はピーク
ホールド回路、３５はセットリセットフリップフロップ
（以下、ＳＲＦ／Ｆと略す×３６は微分回路、３７は遅
延回路、５８９−ｊ、ＩＭＩＩＺのクロックを発生する
発振回路、３９はカウンタ、４０はラッチ回路、４１は
Ｓ入力（図示する）により開閉される電子的スイッチ、
４２はアンド回路、４３はマイクロフォン（以下、ＭＩ
Ｃと略す）である。

ＭＩＣ４３は増幅回路３０の入力端へ、増幅回路３０の
出力はボルテージフォロワ３１の入力端へ、ボルテージ
フォロワ３１の出力は、ピークホールド回路３５の入力
端と反転増幅回路５２の入力端へそれぞれ接続される。

反転増幅回路３２の出力はピークホールド回路３４の入
力端へ、ピークホールド回路３５の出力は８ＲＦ／Ｆ３
５のセラ）（Ｓで示す）入力端へ、ピークホールド回路
５４の出力はＳＲＦ／Ｆ５５のリセット（Ｒで示す）入
力端へ、８ＲＦ／Ｆ３５のＱ出力は微分回路３６の入力
端へ、微分回路３６の出力（φＬで示す）は遅延回路６
７の入力端とラッチ回路４０のφ入力端へそれぞれ接続
される。遅延回路５７の出力（φＲで示す）はカウンタ
３９のリセット入力端へ、発振回路３８の出力（ＩＭＨ
ｚで示す）はカウンタ５９のクロック入力端へ、カウン
タ３９の計数出力はランチ回路４０の入力端へ、ラッチ
回路４０の出力は電子的スイッチ４１へ、電子的スイッ
チ４１の出力はデータバス（ＤＡＴＡ　Ｂｔｒｓ）へそ
れぞれ接続される。アンド回路４２へは、ＡＤ”Ｇ信号
とＲＤ倍信号入力され、その出力は電子的スイッチ４１
のＳ入力端へ接続される。

ここで、電子的スイッチ４１は一般に５ステートバツフ
アで構成され、Ｓ入力がレベ／Ｌ’　１ならばメンし、
レベルｌならば出力はハイインピータンスとなる。

次に、第３図と第４図によシ音声ピッチ抽出部の動作を
説明する。第４図り第６図におりる４１部のタイミング
図である。

まず、ＭＩＣ４３から入力されたＴｊ声倍勺は増幅回路
６０とボルテージホロワ３１によシ、第４図のＡで示す
波形となる。首だ、増幅率１倍の反転増幅回路３２の出
力は第４図のＢで示ずような波形Ａの反転したものとな
る。波形ＡとＢは、音声波形を増幅したもので、反転対
称波である。この波形Ａはピークホールド回路３３の入
力端へ、波形Ｂはピークホールド回路３４の入力端へそ
れぞれ接続されており、ピークホールド回路３５と３４
はそれぞれの波形のピーク値を検出シ、かつホールドす
る。ただ、このピークホールド回路３３と３４は、図示
するコンデンサＣにピーク値をアナログ的にホールドす
るが、抵抗Ｒによりて、わずかながら放電している。す
なわち、久方波形のピークを検出後は、Ｃと凡の時定数
に従ってＰ点（図示する）の電位は第４図の人波形とＢ
波形上に示す破線の曲線となる。そして、ピークホール
ド回路３６と３４のそれぞれの出力（第４図のＣとＤで
示す）は、波形Ａのピーク検出時、あるいは波形Ｂのピ
ーク検出時にレベ）ｖｌとなる。すなわち、ピークボー
ルド回路５３は、音声波形の正のピーク検出をし、ピー
クホールド回路３４は、音声波形の負のピーク検出をす
る。一般に、音声波形は第４図のＡとＢに示したような
複雑な波形であるが、第３図に示したようなピークホー
ルド回路なら、効率よく音声ピッチを検出できる。さら
に、音声の周波数は一般に７１Ｈ２から　９００Ｈ２程
度であるため、Ｃと凡の時定数は、だいたい１Ｑ　ｍ　
ｓ以上が好ましい。

次に、ピークホールド回路３３の出力（Ｃで示す）は８
ＲＦ／Ｆ３５をセットするように動作しピークホールド
回路３４（Ｄで示す）の、ＳＲＦ／Ｆ３５をリセットす
るように動作する。そのタイミングを第４図のＣとＤと
Ｅにより示す。Ｅ波形は、ＳＲＦ／Ｆ５５のＱ出力であ
る。すなわち、８ＲＦ／Ｆ３５は、音声波形の正ピーク
でセットされ、負ピークでリセットされる。そして、Ｓ
ＲＦ／Ｆ３５のＱ出力は第４図のＥで示すように、音声
ピッチの周期と等しい。

次に、微分回路３６の出力、及び遅延回路の出力をそれ
ぞれφＬとφＲで示し、そのタイミングを第４図のφＬ
とφＲで示す。つまυ、φＬ１あるいはφＲは音声波形
の正ピークでのみ発生し、その発生周期はほぼ意声ピッ
チに等しい。

ここで、φＬ倍信号ラッチ回路４０のクロクク入力とし
て動作し、φＲ倍信号カウンタ３９のリセット入力とし
て動作する。このカウンタ３９は１５〜１６ビツトのバ
イナリアップ形式であるのが好ましい。そして、カウン
タ３９は音声ピッチ毎に発生するφＲ伯号によりリセッ
トされ、それ以外はＩ　Ｍ　ＨＺのクロックを計数して
いる。またラッチ回路４０はφＬ（Ｔｈ号によりカウン
タ４ｏの計数値をラッチする。このφＬ倍信号φＲ倍信
号わずかに直前で発生するため、カウンタ４ｏがリセッ
トされる直前の値をラッチ回路４ｏが保持する。

すなわち、第４図のタイミングＴ１（図示）で計数され
た値は、タイミングＴ２（図示する）の領域でラッチ保
持されている。このように、ラッチ回路４０の保持内容
は音声ピッチに従ってリアルタイムで新データを検知し
ている。そしっ、カウンタ３９のクロックがｆ　Ｍｎ２
であるため、たとえば、カウンタ５９の計数値が「２０
００Ｊであれは、音声ピッチの周期は２　ｍ　ｓとなり
、音声の基本周波数は５００Ｈ２であ之。

次に、このラッチ回路４ｏの保持内容は、ｃＰＵからの
指示にょシ、ＡＤｌ信号とＲＤ倍信号有効となった時に
データバスへ乗せられる。つまりＣＰＵが必要とする時
の音声ピッチデータがリアルタイムでデータバス上へ供
給される０なお、カウンタ５９の計数値がいくらであれ
ばその音声入力の音程がどの音名に相当するかという、
計数値−音名一覧表を以下の表に示す。

（次頁に続く） この表で、音声ピッチ許容周期という項目は、音楽的な
絶対音程に比べて許容されるべき音声入力ピッチ周期と
いう意味であり、人が発生した音程が若干ずれていても
、該当する音程近辺の音名に置き換えて認識するという
ことである。また、許容計数値は、カウンタ３？の計測
値を表わす。

以上説明したように、音声ピッチ抽出部は高精度かつ簡
単な回路構成で効率よく音声ピッチデータを抽出できる
。

次に、ＲＡＭ４について述べるが、ＲＡＭという素子は
既に公知であり、ＣＰＵとの接続関係も広く一般に知ら
れている。したがって、ここでは詳細表説明は省略する
。

次に、音符表示部５について詳細な説明をする。

第５図と第２図と第６図と第７図に従って説明する。第
５図は音符表示部の詳細図であシ、第２図は音符表示部
の外観図であり、第６図は第５図におけるブロック内の
詳細図であり、第７図は第５図におけるタイミングの一
部である。

まず、第５図から説明すると、５０はアンド回路群、５
１３〜５１ｈはラッチ回路と３ステートバツフアから成
る３ステ一トラツチ回路であり、５２はデコーダであり
、５３はＸドライバ、５４はＸドライバ、５５はタイミ
ングジエレータ、５６はＬＲＤ表示体である。

一般に表示要素としてはＬＥＤ、あるいは液晶が考えら
れるが、本実施例ではＬＦｉＤ表示を一例として示した
。

以下にＬＥＤ表示の場合の詳細な説明をする。

アンド回路群５０は、ＡＤ２〜９信号（図示する）をＷ
Ｒ倍信号図示する）で開閉するゲート素子である。アン
ド回路群５０の出力であるφ２〜φ９（図示する）はそ
れぞれ、３ステ一トラツチ回路５１８〜５１ｈのφλカ
へ接続される。また、３ステ一トラツチ回路５１ａ〜５
１ｈの！Ｎ入力端へはデータバス（ＤＡＴＡ　ＢＵＲ）
がそれぞれ接続され、ＯＵＴ端子はそれぞれ共通接続さ
れ、デコーダ５２の入力端へ接続される。ここで、デー
タバスは８ビツトであるため、デコーダ５２の入力端も
同様に８ビツトである。

タイミングジェネレータ５５の出力であるφへ〜φＨ（
図示する）はＹドライバ５４の入力端と、３ステ一トラ
ツチ回路５１８〜５１ｈのそれぞれのＳ入力端へそれぞ
れ接続される。

デコーダ５２の出力はＸドライバ５３の入力端へ、Ｘド
ライバ５３の出力とＹドライバ５４の出力はそれぞれＬ
Ｆ、Ｄ表示体５６へ接続される。ここで、ＬＥＤ表示体
５６は、第２図に示したような外観図になっており、５
線譜上にＬＥＤ群が実装される。そして、そのＬＥＤ群
は８ブロツクから構成され、それぞれのブロックはＹド
ライツク５４の出力群により制御されるように接続され
る。すなわち、第２図に示したＬＥＤ群は、ドライノ（
５３とＹドライバ５４によりマトリクス駆動されるよう
に配置されている。そして、タイミングジェネレータ５
５の出力タイミング（−Ａ〜φＨ）は第７図のタイミン
グ図に示したようなシフトノ（ルスである。すなわち、
Ｙドライバ５４は、第７図に示したようなバルクに応じ
て、第２図０ＬＥＤ１１の８ブロツクを順次ドフィプす
る。

次に、ＣＰＵから音符表示部へどのようにデータを転送
するかの説明をする。

まず、ＣＰＵは音符表示部の内の８ブロツクのどこへど
ういう音符を表示するかを指示するため、ＡＤ２〜９信
号（図示する）のうちいずれが１本を選択し、同時にｗ
ｎ信号を発生する。たとえば、いちばん左の音符ＬＦｉ
Ｄブロックへ所定の音符を表示したい場合、ＡＤ２信号
を選択し、かつデータバス上へ所定の音階データを乗せ
る。アンド回路群５０の出力のうち、φ２信号がアクテ
ィブとなシ、６ステ一トラツチ回路５１ａがデータ／く
ス上（７）　音階データを取シ込む。ここで３ステー）
ラッチ回路５１ａは第６図に示したような構成になって
おり、一端子によりデータを読み込み、Ｓ端子によ多出
力するというものである。したがって３７テ一トラツチ
回路５１ｍは第７図で示す−Ａ信号により、デコーダ５
２へ音階データを転送する。デコーダ５２は音階データ
を所定のＩ、ＩＤ点灯信号に変換してＸドライバ５３を
駆動する。この場合、１ブロツクのＬＥＤ表示が１６個
がら構成されているため、デコーダ５２の出力は１６本
である。

すなわち、ＬＩＤ表示体５６はタイミングジェネレータ
５５の出力タイミングによってのみ駆動されてお６、ｃ
ｐｕからのデータ転送と非同期でよい。

以上のような構成にすることにより、ＣＰＵとしては任
意の表示部へ任意の音階データを任意のタイミングで転
送することが可能となる。よってＣＰＵの処理の負担が
軽減でき、プログラムの構成も容易になる。

次に楽音発生部６の詳細な説明をする。

第８図は楽音発生部の詳細図である。８０は楽音選択ス
イッチ群、８１は楽音波形を制御するビブラートとナス
ティン各□エフェクトスイッチ、８２はアンド回路、８
３は楽音発生回路、８４はフィルター、８５は増幅回路
、８６はスピーカである。

データバスは楽音発生回路のＤＩＮ入力端へ接続され、
アンド回路８２は、ＡＤ１０信号とＷＲ倍信号それぞれ
入力されており、その出力は某音発生日路８３のＷＲ入
力端へ接続きれる。

楽音選択スイッチ群８０とエフェクトスイッチ８１はそ
れぞれ楽音発生回路８３へ接続される。

楽音発生回路８３の出力（ＯＵＴで示す）はフィルター
８４の入力端へ、フィルター８４の出力は増幅回路８５
の入力端へ、増幅回路８５の出力はスピーカ８６がそれ
ぞれ接続される。

ＣＰＵは楽音を発生する場合、ＡＤ１０信号を選択し、
次にデータバス上に所定の音階データを乗せ、同時にＷ
Ｒ倍信号発生させる。楽音発生回路８３は、ＤＩＮ端子
に加えられた音階データをＷＲ倍信号より読み込み、そ
の音階データを認識かつ楽音合成する。ここで楽音発生
回路は、現在市販されている楽音発生用ＬＳＩで充分で
あシ、その周辺回路も電子楽器用の電子回路として公知
となっている。本実施例では、楽音発生ＬＳＩをカスタ
ムＬＳＩとして位置づけ、それを応用している。当然Ｃ
ＰＵデータ受信機能がなければならない。

以上説明したように、ＣＰＵとしては、所定の音階コー
ドをＡＤＩＧのアドレスに転送することによシ容易に美
しい楽音再生が可能となる。

次に、スイッチ部７の詳細な説明をする。

第９図はスイッチ部の詳細図である。９０８〜９０Ｃは
第１０図に示すような３ステートバツフアであり、Ｓ入
力端よシ制御される。９１は作曲と修正と再生の各モー
ドを設定するモードスイッチ、９２はスタートスイッチ
、９３はＥＮＤスイッチ、９４〜９７は修正モードにお
けるカーソル移動スイッチ、９８は修正、あるいは再生
時におけるオクターブシフトのだめのロータリデジタル
スイッチ、９９は同様に修正、あるいは再生時における
調修正のためのロータリデジタルスイッチ１００と１０
１はアンド回路である。

モードスイッチ９１とスタートスイッチ９２とエンドス
イッチ９３はそれぞれ３メテートパツフアｑｏｓの入力
端へそれぞれ接続され、カーソル移動スイッチ９４〜９
７はそれぞれ３ステートパクフア９０ｂの入力端へ接続
される。゛まプこ、ロータリデジタルスイッチ９８と９
９のそれぞれの出力は３ステートバツフア９０ｃの入力
端へ接続される。３ステ一トバツフア９０ｍと９０ｂと
９゜Ｃのそれぞれの出方はデータバスへ共通接続される
。アンド回路１００と１０１の一方の入力端へはＲＤ倍
信号接続されておシ、アンド回路１００の他の一方の入
力端へはＡＤ１１信号が、アンド回路１０１の他の一方
の入力端へはＡＤ１２信号がそれぞれ接続される。アン
ド回路１００の出力は３ステートバツフア９ｏａと９０
ｂのそれぞれのＳ入力端へ、アンド回路１０１の出力は
３ステートバツフア９０ＣのＳ人力端へそれぞれ接続さ
れる。

次に動作を説明する。

ＣＰＵとして、スイッチの状態を知シたい時、まず、Ａ
Ｄ１１信号とＲＤ倍信号アクティブにすることにより、
データバス上にモードスイッチ９１〜カーソル移動スイ
ツチ９７までの各スイッチ状態が出力される。ＣＰＵは
そのデータを読み込み格納する。また、ＡＤ１２信号と
ＲＤ倍信号アクティブにすることにょシ、ロータリデジ
タルスイッチ９８と９９のスイッチ状態を知ることが可
能である。

次に操作手順に従りて各スイッチの働きを説明すれば、
まず、モードスイッチ９１を作曲モードにしておき、ス
タートスイッチ９２をオンする。

この状態でＣＰＵはＴＫＭＰ信号に従って音声入力を検
出する。具体的には、音声ピッチ抽出部３のピッチデー
タを取シ込み、音階データに変換してＰＡＭ４へ順番に
記゛凍させる。次に、音声入力が終了した時点でエンド
スイッチ９５をオンして作曲モードを終了する。

次に、モードスイッチ９１を修正状態にしておき、スタ
ートスイッチ９２ｔ−オンする。ＣＰＵはこの状態を検
知して、ＰＡＭ４の先頭から８番目までの音階データを
音符表示部５と楽音発生部６に再生する。この場合、オ
クターブシフト用のロータリデジタルスイッチ９Ｂと調
修正用のロータリデジタルスイッチ９９のスイッチデー
タを参考としている。

たとえば、ロータリデジタルスイッチ９８と９９の両方
がともにシフトゼロの位置にあれば、ＲＡＭ４の音階デ
ータはそのまま１１生される０まだ、オクターブ用のロ
ータリデジタルスイッチ９８が１オクターブアンプの位
置にあれば、ＲＡＭＡ内の音階データを１オクターブシ
フトアツプしてから再生する。この時、ＲＡＭＡ内の音
階データはそのままで、音符表示部５と楽音発生部６へ
転送する音階データだけを処理しておく０ また、調修正用のロータリゾシタ／Ｌ／フイツチ９９は
、たとえば、ハ長調をへ短長へ変換して再生するという
ような働きをもっている。具体的には、Ｃ５、Ａ５　、
Ｂ４　、Ｄ４すというようなメロディを、１音階上げて
再生した場合は、Ｃ５”、Ａ５Φ、Ｃ５゜Ｅ４というよ
うな再生となる。

修正モードにおいては、カーソル移動スイッチ９４〜９
７により、任意の位置の音符を任意に修正できる。この
場合のカーソル移動による修正ではＲＡＭＡ内の音階デ
ータ自体を修正している。

また、修正モードにおいてスタートスイッチ９２をオン
すれば、次の８音階が再生される。すなわち、８音階ず
つ再生して修正するという動作である。したがって８音
分の修正が終了すればスタートスイッチ９２をオンして
次の８音の修正に入ることができる。

次に再生モードの説明であるが、再生においては、はと
んど修正モードで説明した動作と似ている。まず、・モ
ードスイッチ９１を再生モードとしておき、スタートス
イッチ９２をオンスル。ＣＰＵ１ｊ：ＴＢＭＰ信号に同
期してＲＡＭＡ内の音階データを音符表示部５と楽音発
生部６へ順次再生する。

この時、オクターブシフト用ロータリデジタルスイッチ
９８と調修正用ロータリゾシタ／Ｌ’スイッチ９９のス
イッチ状態に従って再生するのは百うまでもない。

以上説明したようなスイッチ部を実現すれば、ＣＰＵは
容易にスイッチデータを読むことができかつ、ＣＰＵの
任意のタイミングでそれは可能である。ただ、スイッチ
類がすばやく操作されりことかあるため、たとえば１０
０ｍＢ毎にスイッチ取シ込みを行う等の考慮は必要であ
る。

また、豊富な修正機能、多様な再生機能を有するだめ、
一度記憶［７だ音階データを何度でも繰り返し修正でき
、かつ、任１代のオクターブ、任意の調で再生が可能で
ある。

次に、テンポ発生部８について詳細な説明を行う。

第１１図はテンポ発生部の詳細図である。

１１０は抵抗Ｈｘによシ可変できる可変発揚回路、１１
１はカウンタ、１１２と１１６は微分回路、１１４はセ
ットリセットフリップフロップ（以下ＳＲＦ／Ｆと略す
）、１１５と１１７と１１８はアンド回路、１１６はオ
ア回路、１１９は遅延回路、１２０は視覚的表示手段、
１２１は聴覚的表示手段、１２２はスピーカオンスイッ
チである。

ｉ１変発振回路１１０の出力はカウンタ１１１のクロッ
ク入力端へ、カウンタ１１１の出力は微分回路１１２の
入力端へ、微分回路１１２の出力（ＴＸで示す）はオア
回路１１６の一方の入力端へそれぞれ接続される。

作曲モード信号とスタート悟り（図示する）はスイッチ
部７から供給される信号で、アンド回路１１５の入力端
へそれぞね接続される。アンド回路１１５の出力はＳＲ
Ｆ／Ｆ１１４のリセット入力（Ｒで示す）へ、φＬ倍信
号ＳＲＦ／Ｆ１１４のセット入力（Ｓで示す）へそれぞ
れ接続される。

ここでφＬ倍信号前述した音声ピッチ抽出部３から供給
される信号であり、召声入力が加わった時のみ、その音
声のピッチに同期して発生するものである。したがって
、無音の場合はφＬ倍信号発生しない。

ＳＲＦ／Ｆ１１４のＱ出力は微分回路１１３０入力端と
アンド回路１１７の一方の入力端へそれぞれ接続され、
１勃分回路１１３の出力（ＢＧＮで示す）はオア回路１
１６の他の一方の入力端と、カウンタ１１１のリセット
入力端と微分回路１１２のリセット端へそれぞれ接続さ
れる。オア回路１１６の出力はアンド回路１１７の他の
一方の入力端とアンド回路１１８の一方の入力端と視覚
的表示手段１２０の入力端へそれぞれ接続される。

また、アンド回路１１８の他の一方の入力端へはｌＫＨ
２信号が接続されている。アンド回路１１７の出力（Ｔ
Ｙで示す）は遅延回路１１９の入力端へ接続され、遅延
回路１１９の出力はＴ　ＩＭＰ信号として、第１図のＣ
ＰＵ１のＩＮＴ入力端へ接続される。

アンド回路１１８の出力はスピーカオンスイッチ１２２
を介して聴覚的表示手段１２１の入力端へ接続される。

ここで視覚的表示手段１２０はＬＩＤを駆動する回路と
ＬＥＤから構成され、テンポ表示として動作する。また
聴覚的表示手段１２１はスピーカーとスピーカ駆動回路
よシ構成され、ｌＫＨ２の信号でテンポ音を発生する。

次に、第１２図のタイミング図とともに動作の説明をす
る。第１２図は、第１１図における各部のタイミング図
である。本実施例のテンポ発生部は、唄の歌い始めの音
声入力にテンポが同期するというテンポ同期式を実現し
ようとしている。

まず為作曲モードにしておいて、スタートスイッチをオ
ンしてから唄を歌い始めるわけである力ζ作曲モードに
してスタートスイッチをオンすれば第１２図のｔａｂの
タイミングでＱ信号がレベμｌとなる。第１２図のｔａ
のタイミング領域ではＱ信号レベ）ｖｌとなっておｊｐ
、ＴＸ信号がそのままＴＹ倍信号なり、ＴＥＭＰ信号が
発生するが、ＣＰＵとしては、作曲モードであってもス
タートスイッチが入力されていない限り、ＴＥＭＰ信号
による採譜を行わない。すなわち、ｔａのタイミング領
域での採譜は行わない。そして、スタートスイッチがオ
ンされることによｐＱ倍信号レベルｌになるため、ｔｂ
のタイミング領域ではＴＥＭＰ信号が発生せず、採譜も
行わない。つまシ、作曲モードでスタートしても、採譜
を行わず、ＲＡＭ４のメモリ領域の節約にもなっている
。

次に、ｔｂＣのタイミングで歌い始めたとすれば、ここ
でφＬ倍信号入力されはじめ、ｓｎＦ／＋１１４がセッ
トされる。同時に、とのＱ出力の立ち上りに微分回路１
１５が動作し、ＢＧＮ信号が発生する。

このＢＧＮ信号はカウンタ１１１と微分回路１１２をリ
セットするため、ＴＸ信号は、このＢＧＭ信号が発生し
た後に所定の周期で発生する。そしてｔｅの領域では、
ＢＧＮ信号とＴＸ信号にょるＴＢＭＰ信号の発生が行わ
れる。

また、ＴＺ倍信号スピーカオンスイッチ１２２がオンし
ている時のみ、第１２図のようなタイミングで発生する
。すなわち、これらのテンポ確認手段はどのような状態
でも発生しているから、唄のテンポの取υ方が容易にな
る。

カウンタ１１１は可変発振回路１１０がらのクロックを
受けて分周し、抵抗ＲＸで定められたテンポ周期を発生
するものである。したがって、ＴＸ信号は通常時のテン
ポパルスである。

また、Ｔｚ倍信号遅延させてＴＥＭＰ信号を作成してい
るが、これは、音声の始まシは比較的不安定な音声波形
であり、この初めのタイミングで音声ピッチを抽出する
と、ピッチ抽出効率が低下するからである。っまυ、第
１２図のタイミング１βの中央付近でピッチ抽出したい
ため、ＣＰＵへの割シ込み（ＩＮＴ、すなわちＴＥＭＰ
信号）を若干遅らせている。

以上説明したようなテンポ発生部にすれば、唄の歌い始
めを気にしなくてよく、さらに、ＲＡＭの記憶効率も改
善でき、かつ、再生モードでスタートシた時に、無音区
間をカットして唄の始まシから忠実に再生することが可
能である。

以上、本発明の全体にわたって説明をしたが、本発明を
実現することにより、次のような効果が期待できる。

１）音声の比較的安定した音程を抽出できる。

２）録音した唄をオクターブシフト、調修正して再生で
きるため、幅広いメロディ−再生が可能である。

５）録音したメロディ−（音階データ）を簡単なスイッ
チ操作により修正できる。

４）音声ピッチ抽出部において、音声波形の正と負のピ
ークを同時検知しているため、音程の検出効率がよく、
かつ極めて簡単な回路構成でよい。

５）唄の歌い始めをテンポに合わせる必要がないため、
唄を歌い易く、かつＲＡＭの使用効率がよい。

６）使用者からみて、絶対音程の学習が容易にできる。

７）使用者の作曲したメロディ−を複数の楽音で再生す
ることができるだめ、商品価値の高い製品を供給するこ
とができる。

８）音声ピッチ抽出部は比較的汎用性の高い抽出部であ
るため、音声に限らず、楽器を演奏した場合でも容易に
採ｍｌができる。

９　）ｃｐｕのパスラインでデータ転送を行うため、こ
のパスラインを利用してプリンタ、あるいはＣＲ１”等
のｒ　／　ｏ機器を容易に追加できる。

【図面の簡単な説明】

＠１図は本発明のブロック図であシ、第２図はＬＥＤ音
符表示部の外観図であシ、第５図は音声ピッチ抽出部の
詳細図であシ、第４図は第３図におけるタイミング図で
あり、第５図は音符表示部の詳細図であり、第６図は第
５図の一部ブロックの詳細図であり、第７図は第５図の
タイミング図であり、第８図は楽音発生部の詳細図であ
シ、第９図はスイッチ部の詳細図であり、第１０図は第
９図の一部ブロックの詳細図であシ、第１１図はテンポ
発生部の詳細図であり、第１２図は第１１図のタイミン
グ図であります。 １・・・ＣＰＵ　２・・・アドレスデコーダ３・・・音
声ピッチ抽出部 ４・・・ＲＡＭ　５・・・音符表示部 ６・・・楽祈発生部　７・・・スイッチ部８・・・テン
ポ発生部 ３０・・・増１１Ｍ回路３１・・・ボルテージフォロワ
３２・・・反転増幅回路 ３３　、５４・・・ピークホールド回路３５・・・セッ
トリセットフリヴプフロップ３６・・・微分回路　３７
・・・遅延回路３８　発振回路　３９・・・カウンタ ４０・・・ラッチ回路　４１・・・電子的スイッチ４２
・・・アンド回路　４３・・・マイクロフォン５０・・
・アンド回路群 ５１１〜５１ｈ・・・３ステ一トラツチ回路５２・・・
デコーダ　５３・・・ストフィバ５４・・・Ｙドライバ
　５５・・・タイミングジェネレータ ８０・・・楽音選択スイッチ ８１・・・エフェクトスイッチ ８２・・・アンド回路　８３・・・楽音発生回路８４・
・・フィルター　８５・・・増幅回路８６・・・スピー
カ ９０８〜９０ｃ・・・３ステートバツフア９１・・・モ
ードスイッチ　９２・・・スタートスイッチ９３・・・
エンドスイッチ ９４〜９７・・・カーソル移動スイッチ９８・・・オク
ターブシフト用ロータリデジタルスイッチ ９９・・・調修正用ロータリデジタルスイッチ１００　
、１０１・・・アンド回路 １１０−・・可変発振回路　１１１・・・カウンタ１１
２’ｙ　１１３・・・微分回路 １１４・・・セットリセットフリップフロップ１１５　
、１１７　、１１８・・・アンド回路１１６・・・オア
回路　１１９・・・遅延回路１２０・・・視覚的表示手
段　１２１・・・聴覚的表示手段１２２・・・スピ・・
・カオンスイッチ以上 出願人　セイコー電子工業株式会社 代理人　弁理士　最　上　務

Claims (1)

1. 【特許請求の範囲】 １）少なくとも、音声あるいは楽音の波形の基本ピッチ
   を抽出するピッチ抽出手段と、該ピッチ抽出手段から得
   られるピッチ情報を音楽的音程に変換する変換回路と、
   該変換回路の出力を記憶する記憶回路と、該記憶回路の
   内容を視覚的、あるいは聴覚的に表現する音程再生手段
   と、外部からその周期を可変できるように４Ｍ成したテ
   ンポ発生部から成り、前記テンポ発生部から発生するテ
   ンポ信号に基づいて前記ピッチ抽出手段を動作させるよ
   うに構成し、前記ピッチ抽出手段は前記テンポ信号の周
   期の中央付近以降でその抽出動作を実行することを特徴
   とする音声認識式音程採譜装置。 ２、特許請求の範囲第１項において、ピッチ抽出手段の
   抽出動作はテンポ信号発生時以外のタイミングで行うこ
   とを特徴とする音声認識式音程採譜装置。 ３）特許請求の範囲第１項、あるいは第２項において、
   １つの音程を抽出する時に複数回のピッチ抽出を行い、
   該複数のピッチ抽出データのうちの最多ピッチデータを
   該当する音程とすることを特徴とする音声認識式音程採
   譜装置。