JPS6090397A - 音声認識式音程採譜装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、音声の基本ピッチを検出し、そのピッチ周期
を計測、かつ音楽的音程に変換して採譜する装置の音声
ピッチ抽出部に関する。

従来、音声認識の分野では、音声のピッチ抽出手段とし
て、ゼロックス法、ピーク検知法、またはＡ−Ｄ変換法
等が考案されている。しかしながら、これらはいずれも
大規模な回路構成を要求されるか、あるいは複雑な演ｊ
？−（計算機処理）を要求されていた。

本発明はピッチの抽出にピーク検知法を応用したもので
あるが、非常に簡単な回路構成で、極めて効率よく、か
？抽出率の高いピーク抽出手段を提供す名ものである。

そして、２つのピークホールド回路は基本的に同一の回
路構成であり、無調整なため、大量生産に向いているピ
ッチ抽出手段を提供するものである。

以下、図面に従って本発明の詳細な説明をする。

第１図は本発明のブロック図である。

ＩＵＣＰＵ、２は７ドレスデコーダ、３は音声ピッチ抽
出部、４はＲＡＭ、５は音符表示部、６は楽音発生部、
７はスイッチ部、８はテンポ発生部である。

ＣＰＵ１からは、アドレスデコータ゛２ヘアト°Ｖス信
号ＡＤが接続され、データノくス（１）、ＡＴＡＢＵＳ
で示す）が、音声ピッチ抽出部６７５１らスイッチ部７
までのデータ端子と共通接続される。

また、ＣＰＵ１からのＲＤ信号は、音声ピッチ抽出部５
とＲＡＭ４とスイッチ部７のそれぞれのＲＤ端子へ接続
され、ＷＲ倍信号、ＲＡＭ４と音符表示部５と楽音発生
部６のそれぞれのＷＲ端子へ接続される。

アドレスデコーダ２からは、ＡＤＩＬ信号力！音声ピッ
チ抽出部３へ、ＡＤ１信号カニ’ＲＡＭ４へ、ＡＤ２〜
９信号が音符表示部５へ、ＡＤ１０信号が楽音発生部６
へ、ＡＤ１１〜１２信号がスイッチ部７へそれぞれ接続
される。また、音声入力用のマイク（ＭＩＣで示す）が
音声ピッチ抽出部３のＩＮ端子へ、音声ピッチ抽出部５
の出力であるφＬ傷信号テンポ発生部８へ、テンポ発生
部８の出力であるＴＥＭＰ信号がＣＰＵ１のＩＮＴ（割
り込み）入力端へそれぞれ接続される。

次に、それぞれのブロックの動作を簡単に説明する０ アドレスデコーダ２は、ＣＰＵ１が現在どのフ。

ロックを対照として仕事にするかを判断し、そｈぞれの
ブロックのうち、いずれか１ブロックヲ選択するもので
ある。

音声ピッチ抽出部３は、アドレスデコ・−ダ２の出力で
あるＡ　Ｉ）＼信号により選択され、マイクロフォンか
ら入力された音声信号を増幅し、この音声波形の基本波
のピークを検出し、ピークからピークの間の時間を計測
し、その計測値を記憶しておくブロックである。そして
、必要に応じて（この場合、ＣＰＵ１がＡＤｌｌ、を選
択した時）データバス（ＤＡＴＡ　ＢＵＳで示す）へデ
ータを乗せる。また、図示するφＬ傷信号、音声入力が
あった場合に限り発生するもので、との周期はほぼ、音
声入力波形のピッチ周期と等しい。

ＲＡＭ４は、アドレスデコーダ２の出力であるＡＤＩ信
号によシ選択されるＯＲＡＭの場合、一般にアドレス入
力端は複数であるが、第１図ではＡＤ１信号のみでアク
セスされるように示した０当然、ＣＰＩＪｌかも複数の
アトｌメス信号がＲＡＭ４に接続されているが、第１図
ではそれを省略した。したがって、ＡＤ１信号は、ＲＡ
Ｍ４のチップセレクト信号として示しである。また、Ｃ
ＰＵ１とＲＡＭ４の接続は既に公知であるため、計細な
接続関係は述べない。

ＲＡＭ４は、音声ピッチ抽出部３から得られたピッチ情
報１ｃＰＵ１で判断、かつ変換した後の音階データを記
憶しておくブロックである０つまり、ＣＰＵ１は、音声
ピッチ抽出部３から得られた音階データを順番にＲＡＭ
４へ記憶させる。また、記憶させた音階データを修正、
あるいは再生する時に、このＲＡＭ４の記憶データを順
次読み出して処理する。

音符表示部５は、前述のＲＡＭ４の記憶データの一部を
順次表示するブロックであシ、液晶、あるいはＬＥＤの
表示体と駆動回路から構成される。

第２図は、ＬＥＤで構成した場合の表示外観図である。

５線譜上に、各音階に相当するＬＥＤを実装し、Ｂ音ま
での音階を一括同時表示するように配置される。また、
半音表示用にシャープ（＃で示す）のＬＥＤも実装さｉ
する。

楽音発生部６はｓ　ＲＡＭ４に記憶された音階データを
ｌｉ！！識し、その音階データを楽音に変換するブロッ
クであり、複数の種類の楽音を任意に選択する機能も有
する。楽音発生部６では％ＣＰ１１１で指示された音階
データ（ＲＡＭ４に記憶済みのデータ）を楽音信号に変
換し、これをフィルター部と増幅部によシ増幅し、スピ
ーカーを駆動する。

スイッチ部７は、録音、修正、再生の各モードの設定を
行うモードスイッチ部と、各モードにおけるスタート、
エンドの各スイッチと、修正モードにおけるカーソル移
動スイッチと、修正あるいは再生時におけるオクターブ
シフトスイッチと、音階の調を修正する調修正スイッチ
から構成される。これらスイッチ群も、ＡＤ１１〜１２
信号により選択され、データバス上へ乗る。ＣＰＵ１は
、このスイッチデータをデータバスから読み取シ、必要
に応じてスイッチ処理を行う。

テンポ発生部８は、可変抵抗器等で容易に発振周波数音
可変できる可変発振回路と、テンポ生成部と、テンポ信
号に周期したテンポ発生音回路と、視覚的にテンポを確
認できるテンポ表示回路と、該テンポ信号が音声入力に
同期するように構成した音声同期型テンポ制御部から構
成され、ＴＥＭＰ信号（図示する）’１ｉ−ＣＰＵ１の
ＩＮＴ入力（割り込み人力）へ接続する。

次にＣＰＵ１の動作を、操作手順に従って説明する。Ｃ
ＰＵ１は、ＴＥＭＰ信号により割り込みがかかり、この
ＴＥＭＰＭ＆を号の周期の約半分のタイミングで音声ピ
ッチ抽出部５のデータを複数回読み込む０すなわち、テ
ンポ発生部８から発生するＴＥＭＰ信号に合わせて音声
入力を加えた時、比較的安定した時の音程の音声信号の
ピッチデータを読み込む。ＣＰＵ１は、この比較的安定
したピッチデータをすばやく複数回だけ読み込み、その
複数回のピッチデータを複数個の音階データに変換する
。そして、これら複数データ多数決論理をとシ、一番ひ
ん度の高い音階データを単一の音階データとしてＲＡＭ
４へ記憶する。こうすることによシ、音程の発声が若干
不安定でも比較的検出効率の高いものが実現できる。こ
の時、音声ピッチ抽出部５は、入力される音声信号のピ
ッチ毎に新しいピッチデータを出力している。すなわち
、音声ピッチ抽出部３は、リアルタイムで音声ピッチデ
ータを抽出している。

ＣＰＵ１は、ＴＥＭＰ信号に従って順次、検出した音階
データをＲＡＭ４へ記憶させる。以上汎作曲モード、あ
るいは録音モードの動作である。

さらに、ＲＡＭ４へ記憶させるのと同時に音符表示部５
へ音階データを転送して、リアルタイムで音符表示させ
ることも可能である。

修正モードでは、ＲＡＭ４へ記憶された音階データを読
み出し、修正する。この場合、８音分の音階データを音
符表示部５へ表示させ、これを確認しながら修正する。

この修正モードでは、音符表示部６によシ音階を表示さ
せるのと同時に、楽音発生部にも音階データを転送して
、楽音と表示による２系統の表現をすれば、修正がさら
に容易になるであろう。

再生モードでは、ＲＡＭ４に記憶された音階データを、
テンポ発生部８からのＴＥＭＰ信号に同期して、音符表
示部５と楽音発生部６へ同時再生する。したがって、作
曲モードにおいて、ゆつくシ入力した唄の音階が、再生
するときにスピードアップすることも可能である。すな
わち、ＣＰＵ１は、可変できるＴＥＭＰ信号に同期して
動作するからである。

以上が、本発明のシステム構成の説明である。

次に、第２図以降により、さらに詳細な説明をするＯ まず、順序よく説明するため、音声ピッチ抽出部３の詳
細な説明から行う。

第３図は音声ピッチ抽出部３の詳細図である。

５０は増幅回路であシ、３１はボルテージフォロワ、３
２は反転増幅回路（増幅率−１倍）、３３と５４はピー
クホールド回路、３５社セットリセットフリップフロッ
プ（以下、ＳＲＦ／Ｆと略す）、３６は微分回路、３７
は遅延回路、５８はＩＭＨｚのクロックを発生する発振
回路、３９はカウンタ、４０はラッチ回路、４１はＳ入
力（図示する）によシ開閉される電子的スイッチ、４２
はアンド回路、４３はマイクロフォン（以下、ＭＩＣと
略す）である。

ＭＩＣ４ｓは増幅回路３０の入力端へ、増幅回路３０の
出力はボルテージフォロワ３１０入力端へ、ボルテージ
フォロワ３１の出力は、ピークホールド回路３３の入力
端と反転増幅回路５２の入力端へそれぞれ接続される。

反転増幅回路３２の出力はピークホールド回路３４の入
力端へ、ピークホールド回路３３の出力はＳＲＦ／Ｆ３
５のセツ）（Ｓで示す）入力端へ、ピークホールド回路
３４の出力はＳＲＦ／Ｆｓｓのリセット（Ｒで示す）入
力端へ、　ＳＲＦ／Ｆ　３５のＱ出力は微分回路３６の
入力端へ、微分回路３６の出力（φＬで示す）は遅延回
路３７の入力端とラッチ回路４゜のφ入力端へそれぞれ
接続される。遅延回路３７の出力（φＲで示す）はカウ
ンタ３９のリセット入力端へ、発振回路３Ｂの出力（Ｉ
ＭＨ７で示す）はカウンタ３９のクロック入力端へ、カ
ウンタ３９の計数出力はラッチ回路４ｏの入力端へ、ラ
ッチ回路４０の出力は電子的スイッチ４１へ、電子的ス
イッチ４１の出力はデータバス（ＤＡＴＡＢＵＳ）へそ
れぞれ接続される。アンド回路４２へは、ＡＤＩＮ号と
ＲＤ倍信号入力され、その出力は電子的スイッチ４１の
Ｓ入力端へ接続される。ここで、電子的スイッチ４１は
一般に５ステートバツフアで構成され、Ｓ入力ガレベル
１ならばオンし、レベル＼ならば出力はハイインピーダ
ンスとなる。

次に、第３図と第４図によシ音声ピッチ抽出部の動作を
説明する。第４図は第３図における各部のタイミング図
である。

まず％ＭＩＣ４３から入力された音声信号は増幅回路３
０とボルテージホロワ３１によシ、第４図のＡで示す波
形となる。また、増幅率１倍の反転増幅回路３２の出力
は第４図のＢで示すような、波形Ａの反転したものとな
る。波形ＡとＢは、音声波形を増幅したもので、反転対
称波である。この波形Ａはピークホールド回路３３の入
力端へ、波形Ｂはピークホールド回路３４の入力端へそ
れぞれ接続されておシ、ピークホールド回路３３と３４
はそれぞれの波形のピーク値を検出し、かつホールドす
る。ただ、このピークホールド回路３３と５４は、図示
するコンデンサＣにピーク値をアナログ的にホールドす
るが、抵抗Ｒによって、わずかながら放電している。す
なわち、入力波形のピークを検出後は、ＣとＲの時定数
に従ってＰ点（図示する）の電位は第４図の人波形とＢ
波形上に示す破線の曲線となる。そして、ビークハＥル
ド回路３３と３４のそれぞれの出力（第４図のＣとＤで
示す）は、波形Ａのピーク検出時、あるいは波形Ｂのピ
ーク検出時にレベル１となる。すなわち１、ピークホー
ルド回路３３は、音声波形の正のピーク検出をし、ピー
クホールド回路３４は、音声波形の負のピーク検出をす
る。一般に、音声波形は第４図のＡとＢに示したような
複雑な波形であるが、第３図に示したようなピークホー
ルド回路なら、効率よく音声ピッチを検出できる。さら
に、音声の周波数は一般に７０Ｈｚから９００Ｈｚ程度
であるため、ＣとＲの時定数は、だいたい１０ｍ１ｌ１
以上が好ましい。

次に、ピークホールド回路３３の出方（Ｃで示す）はＳ
ＲＦ／Ｆ３５をセットするように動作し、ピークホール
ド回路３４の出方（Ｄで示す）はＳＲＦ／Ｆ３５１（リ
セットするように動作する。そのタイミングを第４図の
ＣとＤ（！：Ｅにょシ示す。

Ｅ波形は％ＳＲＦ／Ｆ３５のＱ出力である。すなりち、
ＳＲＦ／Ｆ　３５は、音声波形の正ピークでセットされ
、負ピークでリセットされる。そして、ＳＲＦ／Ｆ５５
のＱ出力は第４図のＥで示すように、音声ピッチの周期
と等しい。

次に、微分回路３６の出力、及び遅延回路の出力をそれ
ぞれφＬとφＲで示し、そのタイミングを第４図のφＬ
とφＲで示す。つまり、φＬ１あるいはφＲは音声波形
の正ピークでのみ発生し、その発生周期はほぼ音声ピッ
チに等しい。

ここで、φＬ（８号はラッチ回路４ｏのクロック入力と
して動作し、φＲ倍信号カウンタ３９のリセット入力と
して動作する。このカウンタ５９は、１５〜１６ピツト
のバイナリ′ｒツブ形式であるのが好ましい。そして、
カウンタ３９は音声ピンチ毎に発生するφＲ倍信号より
リセットされ、それ以外はＩ　Ｍ　Ｈｚのクロックを計
数している。また、ラッチ回路４０はφＬ倍信号上りカ
ウンタ４ｏの計数値をラッチする。このφＬ１ａ号はφ
Ｒ信Ｍ　（７）わずかに直前で発生するた゛う、カウン
タ４ｏがリセットされる直前の値をラッチ回路４ｏが保
持する。

すなわち、第４図のタイミングＴ１（図示）で計数され
た値は、タイミングＴ２（図示する）の領域でラッチ保
持されている。このように、ラッチ回路４０の保持内容
は音声ピッチに従ってリアルタイムで新データを検知し
ている。そして、カウンタ３９のクロックがＩＭＨｚで
あるため、たとえば、カウンタ３９の計数値が「２ｏｏ
ｏ」であれば、音声ピッチの周期は２ｍｓとなり、音声
の基本周波数は５００Ｈｚである。

次に、このラッチ回路４０の保持内容は、ＣＰＵからの
指示により、ＡＤｌｌ、信号とＲＤ倍信号有効となった
時にデータバスへ乗せられる。っまシ、ＣＰＵが必要と
する時の音声ピッチデータがリアルタイムでデータバス
上へ供給される。

なお、カウンタ３９の計数値がいくらであれば、その音
声入力の音程がどの音名に相当するかという、計数値−
音名一覧表を以下の表に示す○（次ページに続く） この表で、音声ピッチ許容周期という項目は、音楽的な
絶対音程に比べて許容されるべき音声入力ピッチ周期と
いう意味でアリ、人が発生した音程が若干ずれていても
、該当する音程近辺の音名に置き換えて認識するという
ことである。また、許容計数値は、カウンタ５９の計測
値を表わす。

以上説明したように、音声ピッチ抽出部は高精度かつ簡
単な回路構成で効率よく音声ピッチデータを抽出できる
。

次に、ＲＡＭ４について述べるが、ＲＡＭという素子は
既に公知であり、ＣＰＵとの接続関係も広く一般に知ら
れている。したがって、ここでは詳細な説明は省略する
。

次に、音符表示部５について詳細な説明をする０第５図
と第２図と第６図と第７図に従って説明する。第５図は
音符表示部の詳細図であ’＞　ｓ　’ｓ２図は音符表示
部の外観図であシ、第６図は第５図におけるブロック内
の詳細図でちゃ、第７図は第５図におけるタイミングの
一部である。

゛まず、第５図から説明すると、５０はアンド回路群、
５１ａ〜５１ｈはラッチ回路と３ステートバツフアから
成る５ステ一トラツチ回路であり、５２はデコーダであ
り、５３はＸドライバ、５４はＸドライバ、５５はタイ
ミングジェネレータ、５６はＬＥＤ表示体である。

一般に表示要素としてはＬＥＤｌあるいは液晶が考えら
れるが、本実施例ではＬＥＤ表示を一例として示した。

以下にＬＥＤ表示の場合の詳細な説明をする。

アンド回路群５０は、ＡＤ２〜９信号（図示する）をＷ
Ｒ傷信号図示する）で開閉するゲート素子である。アン
ド回路群５０の出力であるφ２〜φ９（図示する）はそ
れぞれ、６ステ一トラツチ回路５１ａ〜５１ｈのφ入力
へ接続される。また、３ステ一トラツチ回路５１ａ〜５
１ｈのＩＮ入力端へはデータバス（ＤＡＴＡ　ＢＵＳ）
がそれぞれ接続され、ＯＵＴ端子はそれぞれ共通接続さ
れ、デコーダ５２の入力端へ接続される。ここで、デー
タバスは８ビツトであるため、デコーダ５２０入力端も
同様に８ビツトである。

タイミングジェネレータ５５の出力であるφＡ〜φＨ（
図示する）はＸドライバ５４の入力端と、３ステ一トラ
ツチ回路５１ａ〜５１ｈのそれぞれのＳ入力端へそれぞ
れ接続される。

デコーダ５２の出力はＸドライバ５３の入力端へ、Ｘド
ライバ５３の出力とＸドライバ５４の出力はそれぞれＬ
ＥＤ表示体５６へ接続される。ここで、ＬＥＤ表示体５
６は、第２図に示したような外観図になっており、５線
譜上にＬＥＤ群が実装される。そして、そのＬＥＤ群は
８ブロツクから構成され、それぞれのブロックはＸドラ
イバ５４の出力群によシ制御されるように接続される。

すなわち、第２図に示したＬＥＤ群は、Ｘドライバ５３
とＹドライバ５４　（ｔｃよシマトリクス駆動されるよ
うに配置されている。そして、タイミングジェネレータ
５５の出力タイミング（φＡ〜φＨ）は第７図のタイミ
ング図に示したようなシフトパルスである。すなわち、
Ｘドライバ５４は、第７図に示したようなパルスに応じ
て、第２図のＩ、ＥＤ群の８ブロツクを順次ドライブす
る。

次に、ＣＰＵから音符表示部へどのようにデータを転送
するかの説明をする。

まず、ＣＰＵは音符表示部の内の８ブロツクのどこへど
ういう音符を表示するかを指示するため、ＡＤ２〜９信
号（図示する）のうちいずれか１本を選択し、同時にＷ
Ｒ倍信号発生する。たとえば、いちばん左の音符ＬＥＤ
ブロックへ所定の音符を表示したい場合ｓ　Ａ　Ｄ　２
信号を選択し、かつデータバス上へ所定の音階データを
乗せる。アンド回路群５０の出力のうち、φ２信号がア
クティブとなり、６ステ一トラツチ回路５１ａがデータ
バス上の音階データを取シ込む。ここで３ステ一トラツ
チ回路５１ａは第６図に示したような構成になっておシ
、φ端子によりデータを読み込み、Ｓ端子によシ出力す
るというものである。したがって、３ステ一トラツチ回
路５１ａは第７図で示すφＡ信南によシ、デコーダ５２
へ音階データを転送する。デコーダ５２は音階データを
所定のＬＥＤ点灯信号に変換して゛Ｘドライバ５３を駆
動する。この場合、１ブロツクのＬＥＤ表示が１６個か
ら構成されているため、デコーダ５２の出力は１６本で
ある。

すなわち、ＬＥＤ表示体５６はタイミングジェネレータ
５５の出力タイミングによってのみ駆動されており、Ｃ
ＰＵからのデータ転送と非同期でよい。

以上のような構成にすることにより、ＣＰＵとしては任
意の表示部へ任意の音階データを任意のタイミングで転
送することが可能となる。よってＣＰＵの処理の負担が
軽減でき、プログラムの構成も容易になる。

次に楽音発生部６の詳細な説明をする。

第８図は楽音発生部の詳細図である。８０は楽音選択ス
イッチ群、８１は楽音波形を制御するビブラートとザス
テインの各エフェクトスイッチ、８２はアンド回路、８
５は楽音発生回路、８４はフィルター、８５は増幅回路
、８６はスピーカである。

データバスは楽音発生回路のＤＩＮ入力端へ接続され、
アンド回路８２は、ＡＤ１０信号とＷＲ倍信号それぞれ
入力されており、その出力は楽音発生回路８３のＷＲ入
力端へ接続される。

楽音選択スイッチ群８０とエフェクトスイッチ８１はそ
れぞれ楽音発生回路８５へ接続される。

楽音−発生回路８３の出力（ＯＵＴで示す）はフィルタ
ー８４の入力端へ、フィルター８４の出力は増幅回路８
５の入力端へ、増幅回路８５の出力はスピーカ８６がそ
れぞれ接続される。

ＣＰＵは楽音を発生する場合、ＡＤ１０信号を選択し、
次にデータバス上に所定の音階データを乗せ、同時にＷ
Ｒ倍信号発生させる。楽音発生回路８３は、ＤＩＮ端子
に加えられた音階データを、ＷＲ倍信号よシ読み込み、
その音階データを認識かつ楽音合成する。ここで楽音発
生回路は、現在市販されている楽音発生用ＬＳＩで充分
であり、その周辺回路も電子楽器用の電子回路として公
知となっている。本実施例では、楽音発生ＬＳＩをカス
タムＬＳＩとして位置づけ、それを応用している。当然
ＣＰＵ−データ受信機能がなければならない。

以上説明したように、ＣＰＵとしては、所定の音階コー
ドをＡＤ　１０のアドレスに転送するととにより容易に
美しい楽音再生が可能となる。

次に、スイッチ部７の詳細な説明をする。

第９図はスイッチ部の詳細図である。９０ａ〜９０ｃは
第１０図に示すよりな３ステートバツフアであり、Ｓ入
力端により制御される。９１は作曲と修正と再生の各モ
ードを設定するモードスイッチ、９２はスタートスイッ
チ、９３はＥＮＤスイッチ、９４〜９７は修正モードに
おけるカーソル移動スイッチ、９８は修正、あるいは再
生時におけるオクターブシフトのためのロータリデジタ
ルスイッチ、９９は同様に修正、あるいは再生時におけ
る調修正のためのロータリデジタルスイッチ、１００と
１０１はアンド回路である。

モードスイッチ９１とスタートスイッチ９２とエンドス
イッチ９３はそれぞれ３ステートバツフア９０ａの入力
端へそれぞれ接続され、カーソル移動スイッチ９４〜９
７はそれぞれ３ステートバツフア９０ｂの入力端へ接続
される。また、ロータリデジタルスイッチ９８と９９の
それぞれの出力は３ステートバツフア９０ｅの入力端へ
接続される。３ステートバツフア９０ａと９０ｂと９０
Ｃのそれぞれの出力はデータバスへ共通接続される。ア
ンド回路１００と１０１の一方の入力端へは、ＲＤ倍信
号接続されておシ、アンド回路１００の他の一方の入力
端へはＡＤ１１信号が、アンド回路１０１の他の一方の
入力端へはＡＤ１２信号がそれぞれ接続される。アンド
回路１００の出力は６ステートバツフア９０ａと９０ｂ
のそれぞれのＳ入力端へ、アンド回路１０１の出力は５
ステートバツフア９０ｃのＳ入力端へそれぞれ接続され
る。

次に動作を説明する。

ＣＰＵとして、スイッチの状態を知シたい時、まず、Ａ
Ｄ１１信号とＲＤ倍信号アクティブにすることによシ、
データバス上にモードスイッチ９１〜カーソル移動スイ
ツチ９７までの各スイッチ状態が出力される。ＣＰＵは
そのデータを読み込み格納する。また％ＡＤ１２信号と
ＲＤ倍信号アクティブにすることによシ、ロータリデジ
タルスイッチ９８と９９のスイッチ状態を知ることが可
能である。

次に操作手順に従って各スイッチの働きを説明すれば、
まず、モードスイッチ９１を作曲モードにしておき、ス
タートスイッチ９２をオンする。

この状態でＣＰＵはＴＥＭＰ信号に従って音声入力を検
出する。具体的には、音声ピッチ抽出部３のピッチデー
タを取り込み、音階データに変換してＲＡＭ４へ順番に
記憶させる。次に、音声入力が終了した時点でエンドス
イッチ９３をオンして作曲モードを終了する。

次に、モードスイッチ９１を修正状態にしておき、スタ
ートスイッチ９２をオンする。ＣＰＵはこの状態を検知
して、ＲＡＭ４の先頭から８番目までの音階データを音
符表示部５と楽音発生部６に再生する。との場合、オク
ターブシフト用のロータリデジタルスイッチ９８と調修
正用のロータリデジタルスイッチ９９のスイッチデータ
を参考としている。たとえば、ロータリデジタルスイッ
チ９８と９９の両方がともにシフトゼロの位置にあれば
、ＲＡＭ４の音階データはそのまま再生される。また、
オクターブ用のロータリデジタルスイッチ９８が１オケ
ターブアツプの位置にあれば、ＲＡＭＡ内の音階データ
を１オクターブシフトアツプしてから再生する０この時
、ＲＡＭＡ内の音階データはそのま゛まで、音符表示部
５と楽音発生部６へ転送する音階データだけを処理して
おく。

また、調修正用のロータリデジタルスイッチ９９は、た
とえば、ノ・長調をへ短長へ変換して（１＋生ずるとい
うような働きをもっている。具体的には、Ｃｓ　Ａｓ、
Ｂ４．Ｄｌ　というようなメロディを、１音階上げて再
生した場合は、ｃ？　、　Ａ？、　Ｃ５１Ｅ４　という
ような再生となる。

修正モードにおいては、カーゾル移動スイッチ９４〜９
７によシ、任意の位置の音符を任意に修正できる。この
場合のカーソル移動による修正ではＲＡＭＡ内の音階デ
ータ自体を修正している。

また、修正モードに“おいてスタートスイッチ９２をオ
ンすれば、次の８音階が再生される。

すなわち、８音階ずつ再生して修正するという動作であ
る。したがって８音分の修正が終了すればスタートスイ
ッチ９２をオンして次の８音の修正に入ることができる
。

次に再生モードの説明であるが、再生においては、はと
んど修正モードで説明した動作と似ている。まず、モー
ドスイッチ９１を再生モードとしておき、スタートスイ
ッチ９２″！″オンする。ＣＰＵはＴＥＭＰ信号に同期
してＲＡＭＡ内の音階データを音符表示部５と楽音発生
部６へ順次再生する。この時、オクターブシフト用ロー
タリデジタルスイッチ９８と調修正用ロータリデジタル
スイッチ９９のスイッチ状態に従って再生するのは言う
までもない。

以上説明したようなスイッチ部を実現すれば、ＣＰＵは
容易にスイッチデータを読むことができかつ、ＣＰＵの
任意のタイミングでそれは可能である。ただ、スイッチ
類がすばやく操作されることがあるため、たとえば１０
０ｍ５毎にスイッチ取υ込みを行う等の考慮は必要であ
る。

また、豊富な修正機能、多様な再生機能を有するため、
一度記憶した音階データを何度でも繰り返し修正でき、
かつ、任意のオクターブ、任意の調で再生が可能である
。

次に、テンポ発生部８について詳細な説明を行う。

第１１図はテンポ発生部の詳細図である。

１１０は抵抗Ｒｘにより可変できる可変発振回路、１１
１はカウンタ、１１２と１１３は微分回路、１１４はセ
ットリセットフリップフロップ（以下ＳＲＦ／Ｆと略す
）、１１５と１１７と１１８はアンド回路、１１６はオ
ア回路、１１９は遅延回路、１２０は視覚的表示手段、
１２１は聴覚的表示手段、１２２はスピーカオンスイッ
チである。

可変発振回路１１０の出力はカウンタ１１１のクロック
入力端へ、カウンタ１１１の出力は微分回路１１２の入
力端へ、微分回路１１２の出力（ＴＸで示す）はオア回
路１１６の一方の入力端へそれぞれ接続される。

作曲モード信号とスタート信号（図示する）はスイッチ
部７から供給される信号で、アンド回路１１５の入力端
へそれぞれ接続される。アンド回路１１５の出力はＳＲ
Ｆ／Ｆ１１４のリセット入力（Ｒで示す）へ、φＬ倍信
号ＳＲＦ／Ｆ　１１４のセット入力（Ｓで示す）へそれ
ぞれ接続される。

ここでφＬ倍信号前述した音声ピッチ抽出部３から供給
される信号であり、音声入力が加わった時のみ、その音
声のピッチに同期して発生ずるものである。したがって
、無音の場合はφＬ倍信号発生しない。

ＳＲＦ／Ｆ　１１４のＱ出力は微分回路１１３０入力端
とアンド回路１１７の一方の入力端へそれぞれ接続され
、微分回路１１３の出力（ＢＧＭで示す）はオア回路１
１６の他の一方の入力端と、カウンタ１１１のリセット
入力端と微分回路１１２のリセット端へそれぞれ接続さ
れる。オア回路１１６の出力はアンド回路１１７の他の
一方の入力端とアンド回路１１８の一方の入力端と視覚
的表示手段１２００Å力端へそれぞれ接続される。

また、アンド回路１１８の他の一方の入力端へはＩＫＨ
ｚ信号が接続されている。アンド回路１１７の出力（Ｔ
Ｙで示す）は遅延回路１１９０入力端へ接続され、遅延
回路１１９の出力はＴＥＭＰ信号として、第１図のＣＰ
Ｕ１のＩＮＴ入力端へ接続される。

アンド回路１１８の出力はスピーカオンスイッチ１２２
を介して聴覚的表示手段１２１の入力端へ接続される。

ここで視覚的表示手段１２０はＬＥＤを駆動する回路と
ＬＥＤから構成され、テンポ表示として動作する。′ま
た聴覚的表示手段１２１はスピーカとスピーカ膓動回路
より構成され、ＩＩぐＨｚの信号でテンポ音を発生する
。

次に、第１２図のタイミング図とともに動作の説明をす
る。第１２図は、第１１図における各部のタイミング図
である。本実施例のテンポ発生部は、唄の歌い始めの音
声入力にテンポが同期するというテンポ同期式を実現し
ようとしている。

まず、作曲モードにしておいて、スタートスイツチをオ
ンしてから唄を歌い始めるわけであるが、作曲モードに
してスタートスイッチをオンすれば、第１２図のｔａｂ
のタイミングでＱ信号がレベル＼となる。第１２図のｔ
ａのタイミング領域ではＱ（ｇ号がレベル１となってお
り、ＴＸ信号がそのままＴＹ倍信号なり、ＴＥＭＰ信号
が発生するが、ＣＰＵとしては、作曲モードであっても
スタートスイッチが入力されていない限り、ＴＥＭ、Ｐ
信号による採譜ヲ行わない。すなわち、ｔａのタイミン
グ領域での採譜は行わない。そして、スタートスイッチ
がオンされることによりＱ信号がレベル＼になるため、
ｔｂのタイミング領域ではＴＥＭＰ信号が発生せず、採
譜も行わない。つまり、作曲モードでスタートしても、
採譜を行わず、ＲＡＭ４のメモリ領域の節約にもなって
いる。

次に、ｔｂｃのタイミングで歌い始めたとすれば、ここ
でφＬ信号が入力されはじめ、ＳＲＦ／Ｆ１１４がセッ
トされる。同時に、とのＱ出力の立ち上りに微分回路１
１３が動作し、ＢＧＮ信号が発生する。この１１　Ｇ　
Ｎ信号はカウンタ１１１と微分回路１１２をリセットす
るため、ＴＸ信号は、このＢＧＭ信号が発生した後に所
定の周期で発生する。そして、ｔｃの領域では、１３Ｏ
Ｎ信号とＴＸ信号によるＴＥＭＰ信号の発生が行われる
。

“また、Ｔｚ倍信号スピーカオンスイッチ１２２がオン
している時のみ、第１２図のようなタイミングで発生す
る。すなわち、これらのテンポ確認手段はどのような状
態でも発生しているから、唄のテンポの取シ方が容易に
なる。

カウンタ１１１は可変発振回路１１０からのクロックを
受けて分周し、抵抗Ｒｘで定められたテンポ周期を発生
するものである。したがって、ＴＸＸ信号通常時のテン
ポパルスである。

また、ＴＺ信号を遅延させて’Ｉ’　Ｅ　Ｍ　Ｐ信号を
作成しているが、これは、音声の始まシは比較的不安定
な音声波形でアシ、この初めのタイミングで音声ピッチ
を抽出すると、ピッチ抽出効率が低下するからである。

つまシ、第１２図のタイミング１βの中央付近でピッチ
抽出したいため、ＣＰＵへの割シ込み（ＩＮ’ｌ’、す
なわちＴＥＭＰ信号）を若干遅らせている。

以上説明したようなテンポ発生部にすれば、唄の歌い始
めを気にしなくてよく、さらに、ＲＡＭの記憶効率も改
善でき、かつ、再生モードでスタートした時に、無音区
間をカットして唄の始まシから忠実に再生することが可
能である。

以上、本発明の全体にわたって説明をしたが、本発明を
実現することによシ、次のよう々効果が期待できる。

１）音声の比較的安定した音程を抽出できる。

２）録音した唄をオクターブシフト、調修正して再生で
きるため、幅広いメロディ−再生が可能である。

３）録音したメロディ−（音階データ）を簡単なスイッ
チ操作により修正できる。

４）音声ピッチ抽出部において、音声波形の正と負のピ
ークを同時検知しているため、音程の検出効率がよく、
かつ極めて簡単な回路構成でよい。

５）唄の歌い始めをテンポに合わせる必要がないため、
唄を歌い易く、かつＲＡＭの使用効率がよい。

６）使用者からみて、絶対音程の学習が容易に、できる
。

７）使用者の作曲したメロディ−を複数の楽音で再生す
ることができるため、商品価値の高い製品を供給するこ
とができる。

８）音声ピッチ抽出部は比較的汎用性の高い抽出部であ
るため、音声に限らず、楽器を演奏した場合でも容易に
採譜ができる。

９）ＣＰＵのパスラインでデータ転送を行うため、この
パスラインを利用してプリンタ、あるいはＣＲＴ等のＩ
１０機器を容易に追加できる。

【図面の簡単な説明】

第１図は本発明のブロック図であり、第２図はＬＥＤ音
符表示部の外観図であシ、第３図は音声ピッチ抽出部の
詳細図であシ、第４図は第３図におけるタイミング図で
あシ、第５図は音符表示部の詳細図であり、第６図は第
５図の一部ブロックの詳細図でアシ、第７図は第５図の
タイミング図であシ、第８図は楽音発生部の詳細図であ
シ、第９図はスイッチ部の詳細図であシ、第１０図は第
９図の一部ブロックの詳細図であυ、第１１図はテンポ
発生部の詳細図であシ、第１２図は第１１図のタイミン
グ図である。 １・・・ＣＰＵ　２・・・アドレスデコーダ３・・・音
声ピッチ抽出部 ４・・・ＲＡＭ　５・・・音符表示部 ６・・・楽音発生部　７・・・スイッチ部８・・・テン
ポ発生部 ３０・・・増幅回路　３１・・・ボルテージフォロワ５
２・・・反転増幅回路 ５３、５４・・・ピクホールド回路 ３５・・・セットリセットフリップフロップ５６・・・
微分回路　３７・・・遅延回路５８・・・発振回路　３
９・・・カウンタ４０・・・ラッチ回路　４１・・・電
子的スイッチ４２・・・アンド回路　４５・・・マイク
ロフォン５０・・・アンド回路群 ５１　ａ〜５１ｈ・・・３ステ一トラツチ回路５２・・
・デコーダ　５５・・・Ｘドライバ５４・・・Ｙドライ
バ　５５・・・タイミングジェネレータ ８０・・・楽音選択スイッチ ８１・・・エフェクトスイッチ ８２・・・アンド回路　８３・・・楽音発生回路８４・
・・フィルター　８５・・・増幅回路８６・・・スピー
カ ９０ａ〜９０ｃ・・・３ステートバツフア９１・・・モ
ードスイッチ　９２・・・スタートスイッチ９３・・・
エンドスイッチ ９４〜９７　・・・カーソル移動スイッチ９８・・・オ
クターブシフト用ロータリデジタルスイッチ ９９・・・調修正用ロータリデジタルスイッチ１００　
、　１０１・・・アンド回路 １１０・・・可変発振回路　１１１・・・カウンタ１１
２　、　１１３・・・微分回路 １１４・・・セットリセットフリップフロップ１１５、
１１７．　１１８・・・アンド回路１１６・・・オア回
路　１１９・・・遅延回路１２０・・・視覚的表示手段 １２１・・・聴覚的表示手段 １２２・・・スピーカオンスイッチ 以上 出願人セイコー電子工業株式会社 代理人　弁理士　最　上　務

Claims (1)

1. 【特許請求の範囲】 １）少なくとも、音声あるいは楽音の波形の基本ピッチ
   を抽出するピッチ抽出手段と、該ピッチ抽出手段から得
   られるピッチ情報を音楽的音程に変換する変換装置を具
   備し、前記ピッチ抽出手段は音声波形を反転させる反転
   回路と、複数のピークホールド回路と、前記複数のピー
   クホールド回路の出力によシ制御される単一の７リツプ
   フロツプから構成され、第１のピークホールド回路は音
   声波形の正のピークを検知し、第２のピークボールド回
   路は前記反転回路の出力の正のピーク、すなわち音声波
   形の負のピークを検知し、第１と第２のピークホールド
   回路の出力にょシ前記フリップフロップをセット、ある
   いはセットするように接続し、前記フリップフロップの
   出方周期を計測することによシ音声のピッチ周期を検出
   することを特徴とする音声認識式音程採譜装置。 ２）前記第１と第２のピークホールド回路は基本的に同
   一の回路構成とすることを特徴とする特許請求の範囲第
   １項記載の音声認識式音程採譜装置。