JPS6091741A - フレ−ム同期方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はティンタル移動無線のように符号誤りの非常に
多い回線において、確実にフレーム同期を取得するフレ
ーム同期方法に関するものである。

従来例の構成とその問題点 第１図は従来のフレーム同期方法を実施する回路を示し
ている。以下にこの従来例の構成について第１図ととも
に説明する。第１図において、■はフレーム同期信号を
含むデータが印加される入力端子であり、この入力端子
１に印加された信号はビット処理回路３に導かれる。一
方２（は、データ信号を取り込むクロック信号が印加さ
れる端子であり、クロック信号はビット処理回路３、フ
レーム相関回路５、および基準フレーム発生回路４に導
かれる。また、基準フレーム発生回路４の出力はフレー
ム相関回路５に加えられる。一方、ピノｌ−処理回路３
の出力端はフレーム相関回路５、同期欠落検出回路６に
接続され、同期欠落検出回路６の出力はフレーム相関回
路５に印加される。

また、フレーム同期出力端７はフレーム相関回路５に接
続されている。

次に、上記従来例の動作を第１図と動作フｏ　−チャー
トである第２図を用いて説明する。電源を印加するか、
もしくは送信状態から受信状態になると、ビット処理回
路３で前処理を施し、フレーム同期信号の候補を見つけ
出し、フレーム相関回路５内の／フトレジスタに１フレ
一ム分上記前処理したデータを書き込む。次に、このシ
フトレジスタ内の１フレ一ム分のデータとビット処理回
路３出力との相関（例えばフレーム同期に対応するデー
タが１°゛の場合、対応するビット毎のＡＮＤを取る）
をフレーム相関回路５で取り１元のシフトレジメタに書
き込む。この場合、上記処理と同時に相関を取った出力
１フレ一ム分について、フレーム同期信号と見なされる
信号パルスの数を数える。もしも、この数が２ケ以上の
場合は第２図■の点にもどり、前と同様ソフトレジスタ
１フレーム分をビット処理回路出力との相関を取り、上
記シフトレジスタ内に書き込む。また、この数が０ケで
あったら第２図■にもどって電源を印力い、もしくは送
信状態から受信状態になった場合と同様の処理を施す。

一方、一致した数が１ケの場合ビット処理回路３出力に
おいて、フレーム同期信号のあるべき所にＮヶ（正の整
数）連続して欠落しているかを検出する。欠落していな
い場合は、シフトレジメタの内容をフレーム信号として
出力し、第２図０の点にもどる。一方、Ｎ回連続して欠
落した場合は第２図■に示す点にもどり、壕だ始めから
実行しなおす。

しかしながら、上記従来例では第２図のフローチャート
から分るように回線誤りが多く、フレーム信号がＮヶ連
続して欠落した時点からもう一度やり直してシフトレジ
メタの内容をフレーム信号として出力するまでフレーム
同期信号が得られない欠点があった。

発明の目的 本発明は、上記従来例の欠点を除去するものであバ回線
誤りが非常に多い場合や、・く−スト的に回線誤りが発
生する場合にも確実にフレーム同期を取イ１すすること
を目的とするものである。

発明の構成 本発明は、上記目的を達成するだめに、ビット処理回路
とフレーム相関回路によってフレーム信号の取得ができ
ない時は、基準フレーム発生回路を用いて自走のフレー
ム同期信号を作り出し、回線誤りの多い場合やバースト
誤りが生じる回線においても確実にフレーム同期を取得
する効果を得るものである。

実施例の説明 以下に本発明の一実施例の構成について、図面とともに
説明する。第３図において、８はフレーム同期信号を含
むデータが印加されるデータ入力端子であり、このデー
タ入力端子８はビット処理回路９に接続されている。一
方、１０はデータに同期したクロック信号が印加される
クロック入力端子であり、このクロック入力端子１０は
ビット処理回路９、基準フレーム発生回路１１．フレー
ム相関回路１２に導かれる。一方、ビット処理回路９の
出力端はフレーム相関回路１２、同期欠落検出回路１３
のそれぞれの入力端に接続されている。この同期欠落検
出回路１３の出力端は基準フレーム発生回路１１とフレ
ーム相関回路１２に接続されている。一方、フレーム相
関回路１２を基準フレーム発生回路１１のそれぞれの出
力端は選択回路１４に接続されている。まだ、フレーム
相関回路１２は選択回路Ｘ４に接続され、この選択回路
１４の出力端がフレーム同期出力端子１５に接続されて
いる。

次に、上記実施例の動作について第３図の構成図と第４
図のフローチャートを用いて説明する。

第３図と第１図を見比べると分かるように、従来例の構
成に選択回路１４を付加し、かつ同期欠落検出回路１３
の出力端が基準フレーム発生回路１１に接続されている
点が異なる。一方、第４図のフローチャートにおいては
２重枠で囲んだ音μ分が異なる。他の部分は前記の従来
例と同じなので２重枠の部分について説明する。第４図
の■の部分は基準フレーム発生回路１１で作られる自走
のフレーム同期信号をしゃ断してシフトレジメタの内容
をフレーム信号として用いる。また、第４図の■の部分
はシフトレジスタ内のフレーム情報を基準フレート発生
回路１１に移し、この基準フレーム発生回路１１の出力
をンフトレジスタ内にあるフレーム情報に取って変わっ
てフレーム信号として出力する。

発明の効果 本発明は上記のような構成であり、以下に示す効果が得
られるものである。

（ａ）　多量のデータ誤りを有していたり、バースト的
な誤りが多く発生した場合、通常のフレーム同期に変わ
って自走のフレーム信号を用いるので、その様な劣悪な
回線のもとでも確実にフレーム同期を取得できる。

（ｂ）基準フレーム発生回路を自走のフレーム同期とし
ても用いるので、回路素子が低減できる。

【図面の簡単な説明】

第１図は従来のフレーム同期方法を実施する回路のブロ
ック図、第２図は同フレーム同期方法のフローチャート
、第３図は本発明の一実施例におけるフレーム同期方法
を実施する回路のブロック図、第４図は同フレーム同期
方法のフローチャートである。 ８　入力端子、９　ビット処理回路、１０　クロック入
力端子、１１　基準フレーム発生回路、１２　フレーム
相関回路、１３　同期欠落検出回路、１４・−・選択回
路、１５　出力端子。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名Ｃ１
０３図 第　４　図

Claims (1)

【特許請求の範囲】
1. 入力データとフレーム同期パターンノヒッｈａ関を取り
   フレーム同期の候補を見い出すビット処理回路と、基準
   フレーム長を作り出す基準フレーム発生回路と、フレー
   ム相関によって正しい同期を見い出すフレーム相関回路
   と、フレーム同期が欠落していることを検出する同期欠
   落検出回路と、上記アレーン、相関回路出力、もしくは
   上記基準フレーム発生回路出力のどちらかを選択する選
   択回路よシなり、受信データに誤りがない場合は上記ビ
   ット処理回路により、前処理を行い上記フレーム同期回
   路により獲得されたフレーム同期をそのまま用い、受信
   データが誤った場合には上記同期欠落検出回路により、
   その状態を検出しフレーム相関回路のフレーム位置の情
   報を基準フレーム発生回路に移し、この信号をフレーム
   同期として用いることを特徴とするフレーム同期方法。