JPS6091747A - キヤリア位相制御回路 - Google Patents
キヤリア位相制御回路Info
- Publication number
- JPS6091747A JPS6091747A JP58199268A JP19926883A JPS6091747A JP S6091747 A JPS6091747 A JP S6091747A JP 58199268 A JP58199268 A JP 58199268A JP 19926883 A JP19926883 A JP 19926883A JP S6091747 A JPS6091747 A JP S6091747A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- signal
- output
- input
- carrier phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 239000013598 vector Substances 0.000 claims abstract description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000012050 conventional carrier Substances 0.000 description 2
- 101150078395 Gimap4 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は多値直交振幅変調（ＱＡＭ）方式のデータ復調
装置に用いられるキャリア位相制御回路に関する。特に
雑音によるキャリア位相制御ループの擾乱を低減したキ
ャリア位相制御回路に関する。
装置に用いられるキャリア位相制御回路に関する。特に
雑音によるキャリア位相制御ループの擾乱を低減したキ
ャリア位相制御回路に関する。
従来から高速のデータ伝送装置では、データ伝送効率を
上げるために多値伝送方式が採用される。
上げるために多値伝送方式が採用される。
多値伝送方式の揚台には、伝送路からうける種々の歪を
復調装置側で等化する必要があり、そのために自動利得
制御回路や自動等化器等を内蔵している。上記伝送路歪
のうち、特に位相ジッタ歪に関しては、キャリア位相制
御回路を設けて補正を行っている。第１図は、従来のキ
ャリア位相制御方式を示すブロック構成図である。入力
Ｘｎは信号処理器２２の出力とともに複素乗算器１０に
入力し、この複素乗算器１０の出力ｙｎは判定器２０の
入力および乗算器１１の一方の入力端に入力する。判定
器２０の出力はイｇ号発生器２１に入力し、この信号発
生器２１の２つの出力信号ａｎと１／１ａｎＩ とは複
素乗算器１２に入力する。上記複素乗算器１２の共役複
素量は前記乗算器ｌｌの他方の入力端に印加される。
復調装置側で等化する必要があり、そのために自動利得
制御回路や自動等化器等を内蔵している。上記伝送路歪
のうち、特に位相ジッタ歪に関しては、キャリア位相制
御回路を設けて補正を行っている。第１図は、従来のキ
ャリア位相制御方式を示すブロック構成図である。入力
Ｘｎは信号処理器２２の出力とともに複素乗算器１０に
入力し、この複素乗算器１０の出力ｙｎは判定器２０の
入力および乗算器１１の一方の入力端に入力する。判定
器２０の出力はイｇ号発生器２１に入力し、この信号発
生器２１の２つの出力信号ａｎと１／１ａｎＩ とは複
素乗算器１２に入力する。上記複素乗算器１２の共役複
素量は前記乗算器ｌｌの他方の入力端に印加される。
乗算器１１の出力は信号処理器２２を介して複素乗算器
１０に入力する。
１０に入力する。
入力ｘｎは復調かつ等化された入力ベースパント信号で
あシ、複素乗算器１０によって位相制御される。その出
力ｔｙｎとすると、 ７ｎ ”’ ｘｎｅＸＩＩ（ｊθ０） ・・・・・・（
１）と表わされる。このイｇ号ｙｎ より送信データ点
を推定するための判定器２０と信号発生器２１とにより
信号ｙｎに対応する送信データ点のベクトルａｎおよび
１ ／ ｌ ａｒｌｌ をめ、複素乗算器１２により上
記２出力を乗算することＫより次の信号 ａ、／１ａｎ１２ を得る。乗算器１１によりこの信号の共役複素数と信号
ｙｎの乗算を行うと、その出力は ｚｎ＝ｙｎＸａｎ″’／１−ｎ１２ ・・・・・・（２
）となる。ここで ａｒｇ（ｙｎ） −ａｒｇ（ａｎ）＝θ−００ＩｙｎＩ
’、 １ａｎ１ と仮定すると Ｚｎ＃ｅｘｐ（ｊ（θ−θ。）） ・・・・・・（３）
となる。
あシ、複素乗算器１０によって位相制御される。その出
力ｔｙｎとすると、 ７ｎ ”’ ｘｎｅＸＩＩ（ｊθ０） ・・・・・・（
１）と表わされる。このイｇ号ｙｎ より送信データ点
を推定するための判定器２０と信号発生器２１とにより
信号ｙｎに対応する送信データ点のベクトルａｎおよび
１ ／ ｌ ａｒｌｌ をめ、複素乗算器１２により上
記２出力を乗算することＫより次の信号 ａ、／１ａｎ１２ を得る。乗算器１１によりこの信号の共役複素数と信号
ｙｎの乗算を行うと、その出力は ｚｎ＝ｙｎＸａｎ″’／１−ｎ１２ ・・・・・・（２
）となる。ここで ａｒｇ（ｙｎ） −ａｒｇ（ａｎ）＝θ−００ＩｙｎＩ
’、 １ａｎ１ と仮定すると Ｚｎ＃ｅｘｐ（ｊ（θ−θ。）） ・・・・・・（３）
となる。
従って（θ−θ。）が小さい時にはｚｎの虚数部は近似
的にθ−６゜、すなわちキャリア位相誤差信号と等しく
なる。Ｚｎを信号処理器２２に入力させることにより、
複素乗算器１０に乗する乗数ｅｘｐ（−ｊθ。）をめ、
入力ｘｎヲキャリア位相制御する。
的にθ−６゜、すなわちキャリア位相誤差信号と等しく
なる。Ｚｎを信号処理器２２に入力させることにより、
複素乗算器１０に乗する乗数ｅｘｐ（−ｊθ。）をめ、
入力ｘｎヲキャリア位相制御する。
信号処理部２２ではｚｎを低域ｒ波して、その雑音を除
去し、その結果よりｃｏθθ。およびθ１ｎθ。をめて
いる。この方式は位相変調信号の場合や雑音の少ない場
合には有効な方法である。ここで、ＣＣ工ＴＴ勧告のＶ
２９に勧告されているような多値ＱＡＭ方式の場合すな
わち第２図に示すようなデータ点配置の場合を考える。
去し、その結果よりｃｏθθ。およびθ１ｎθ。をめて
いる。この方式は位相変調信号の場合や雑音の少ない場
合には有効な方法である。ここで、ＣＣ工ＴＴ勧告のＶ
２９に勧告されているような多値ＱＡＭ方式の場合すな
わち第２図に示すようなデータ点配置の場合を考える。
受信入力ノイズをＮ、位相ジクタ等による入力ｘｎの位
相ずれをθとすると、受信入力は次式のように表わされ
る。
相ずれをθとすると、受信入力は次式のように表わされ
る。
Ｉｎ ＝ ｎ−４−ａｎｅｘｐ（ｊθ）・・−−−−（
４）（１）式、（２）式より ｚｎ＝Ｎθｘｐ（−ｊθｏ）・ａｎ”／ｌａｎ＋２相誤
差成分である。
４）（１）式、（２）式より ｚｎ＝Ｎθｘｐ（−ｊθｏ）・ａｎ”／ｌａｎ＋２相誤
差成分である。
いま、礼のＳ／Ｎ比を次式のように定義する。
Ｓ／Ｎ ＝＝ ｍ （ｌ （５）式の第２項１〕／（５
）式より ５Ａ＝１／（Ｅ〔１／１ａｎ１〕・Ｎ）す・（７）とな
る。これから同じ雑音Ｎに対してこのＳＡ〔発明の目的
〕 〔発明の特徴〕 本発明のキャリア位相制御方式は、復調かつ等化された
複素ベースバンド信号音位相回転させるための第１の複
素乗算器と、この乗算器の出力より送信データ点を推定
する判定手段と、その判定結果より、送信データ点に対
応する単位ベクトルをめる信号発生手段と、この単位ベ
クトルの共役複素数と前記第１の乗算器の出力とを乗算
する第２の複素乗算器と、この第２の乗算器の出力を人
力として、前記第１の乗算器に入力させるキャリア位相
制御用複素信号を出力する信号処理手段とを備えたこと
を特徴とする。
）式より ５Ａ＝１／（Ｅ〔１／１ａｎ１〕・Ｎ）す・（７）とな
る。これから同じ雑音Ｎに対してこのＳＡ〔発明の目的
〕 〔発明の特徴〕 本発明のキャリア位相制御方式は、復調かつ等化された
複素ベースバンド信号音位相回転させるための第１の複
素乗算器と、この乗算器の出力より送信データ点を推定
する判定手段と、その判定結果より、送信データ点に対
応する単位ベクトルをめる信号発生手段と、この単位ベ
クトルの共役複素数と前記第１の乗算器の出力とを乗算
する第２の複素乗算器と、この第２の乗算器の出力を人
力として、前記第１の乗算器に入力させるキャリア位相
制御用複素信号を出力する信号処理手段とを備えたこと
を特徴とする。
次に本発明について添付図面を参照して詳細に説明する
。第６図は本発明の実施例方式のブロック構成図である
。第６図に示す回路の入力には、復調等化された複素べ
−２バンド信号ｘｎが入力する。この信号は第一の複素
乗算器１０によシ複素ベースバンド信号を位相回転され
た信号ｙｎを得る。この信号ｙｎは送信データ点を推定
する判定器２０に入力する。この判定器２０の判定結果
出力は信号発生器２３に入力し、送信データ点に対応す
る単位ベクトルの信号が得られる。この単位ベクトルの
共役複素数および第一の乗算器の出力は第二の乗算器１
１に入力され、その第二の乗算器ｌｌの出力から信号処
理器２２により、第一の乗算器の入力に与えられるキャ
リア位相制御用の複素信号を得る。
。第６図は本発明の実施例方式のブロック構成図である
。第６図に示す回路の入力には、復調等化された複素べ
−２バンド信号ｘｎが入力する。この信号は第一の複素
乗算器１０によシ複素ベースバンド信号を位相回転され
た信号ｙｎを得る。この信号ｙｎは送信データ点を推定
する判定器２０に入力する。この判定器２０の判定結果
出力は信号発生器２３に入力し、送信データ点に対応す
る単位ベクトルの信号が得られる。この単位ベクトルの
共役複素数および第一の乗算器の出力は第二の乗算器１
１に入力され、その第二の乗算器ｌｌの出力から信号処
理器２２により、第一の乗算器の入力に与えられるキャ
リア位相制御用の複素信号を得る。
この回路と前記第１図とを比較すると、両図中の複素乗
算器ＩＯと１１．判定器２０および信号処理器ｎはそれ
ぞれ名称および作用が同一である。両図における異なる
部分は、第１図の信号発生器２１と乗算器１２とが第６
図においては信号発生器２３におきかえられて直接接続
されていることである。この信号発生器２３の出力は前
記ｙｎに対応する送信データ点ａｎの単位ベクトルであ
ることすなわちａｎ／ｌ ａｎ １ である。従って、複素乗算器１１の出力は次式のように
表わされる。
算器ＩＯと１１．判定器２０および信号処理器ｎはそれ
ぞれ名称および作用が同一である。両図における異なる
部分は、第１図の信号発生器２１と乗算器１２とが第６
図においては信号発生器２３におきかえられて直接接続
されていることである。この信号発生器２３の出力は前
記ｙｎに対応する送信データ点ａｎの単位ベクトルであ
ることすなわちａｎ／ｌ ａｎ １ である。従って、複素乗算器１１の出力は次式のように
表わされる。
Ｚｎ＝ ｙｎＸ ａｎ／ ｌ ａｎｌ ・・・・・・（
８）雑音を含む受信人力Ｘ。とじて式（４）、複素乗算
器の結果として（１）式を（８）式に代入する。
８）雑音を含む受信人力Ｘ。とじて式（４）、複素乗算
器の結果として（１）式を（８）式に代入する。
ｚ、 ＝ Ｎｅｘｐ（−ｊθ。）−ａ、”／Ｉａｎ１＋
ｅｘｐ（ｊ （θ−θ０））・１ａｎｌ ・・・・・
−（９）（６）式のＳ／Ｈの定義より、本発明のキャリ
ア位相制御力式における位相誤差情報のＳ／Ｎは次式の
ようになる。
ｅｘｐ（ｊ （θ−θ０））・１ａｎｌ ・・・・・
−（９）（６）式のＳ／Ｈの定義より、本発明のキャリ
ア位相制御力式における位相誤差情報のＳ／Ｎは次式の
ようになる。
Ｓ／Ｎ ＝ Ｂ〔１ａｎｌ ）／Ｎ ・−・・−（１０
）一般に、 Ｍ／ＫＲｌ ａＫ ＋≦、！、 （１／ａＫ’３／Ｍが
成り立つ。これから（７）式と（１０）式を比較すると
、Ｓ／ＩＪ（（７）式）≦Ｓ／Ｎ（（ｉｎ）式） −・
・・（１１）となり、従来方式に比較して本発明の方式
の方がキャリア位相誤差信号のＳ／Ｎ比が良くなる。実
例として、０ＯＩＴＴ勧告のＶ２９の場合のデータ点（
第２図）について（７）式と（１０）式を比較する。
）一般に、 Ｍ／ＫＲｌ ａＫ ＋≦、！、 （１／ａＫ’３／Ｍが
成り立つ。これから（７）式と（１０）式を比較すると
、Ｓ／ＩＪ（（７）式）≦Ｓ／Ｎ（（ｉｎ）式） −・
・・（１１）となり、従来方式に比較して本発明の方式
の方がキャリア位相誤差信号のＳ／Ｎ比が良くなる。実
例として、０ＯＩＴＴ勧告のＶ２９の場合のデータ点（
第２図）について（７）式と（１０）式を比較する。
（７）式より
”／Ｎ＝ １／（］’Ｃ１： １／ＩａｎＩ）Ｎ）＝２
−７１／Ｎ 。
−７１／Ｎ 。
この２．７１ ＝ ４／（，７＋ 、 ＋ｑｒ＋ ５
）−（１０）式より Ｓ／Ｎ＝Ｅ（ｌａｎｌ）／１ｉ＝５．４１／１１ 。
）−（１０）式より Ｓ／Ｎ＝Ｅ（ｌａｎｌ）／１ｉ＝５．４１／１１ 。
この５．４１ ＝ （β＋３＋３ρ＋５）／４゜従って
、Ｖ２９のデータ点に対して考えると、本発明のキャリ
ア位相制御方式は従来の方式に比して、位相誤差信号の
Ｓ／Ｎが２ ａＢ程度改善されることになる。また、第
２図に示したＶ２９勧告のデータ点以外にも多値ＱＡＭ
方式の場合には、式（１１）よりＳ／Ｎ比が改善される
ことがわかる。
、Ｖ２９のデータ点に対して考えると、本発明のキャリ
ア位相制御方式は従来の方式に比して、位相誤差信号の
Ｓ／Ｎが２ ａＢ程度改善されることになる。また、第
２図に示したＶ２９勧告のデータ点以外にも多値ＱＡＭ
方式の場合には、式（１１）よりＳ／Ｎ比が改善される
ことがわかる。
以上説明したように、本発明のキャリア位相制御方式は
、従来の方法に比較して位相制御ル−プ内の位相誤差信
号のＳ／Ｎ ｉ改善させることができる。従って、８／
ＩＪの悪い受信入力に対して、ノイズによるキャリア位
相制御ループの擾乱を従来の方式より低減させることが
できる。
、従来の方法に比較して位相制御ル−プ内の位相誤差信
号のＳ／Ｎ ｉ改善させることができる。従って、８／
ＩＪの悪い受信入力に対して、ノイズによるキャリア位
相制御ループの擾乱を従来の方式より低減させることが
できる。
第１図は従来のキャリア位相制御方式を示すフ゛ロック
構成図。 第２図はＣＣ工ＴＴのＶ２９ Ｋ勧告されているピット
レー）９．６００１／８の時のデータ点配置図。 第５図は本発明のキャリア位相制御方式のフ゛ロック構
成図。 １０・−・第１複累乗算器、１１・・・一方の入力の共
役複素数との第２複累乗算器、１２・・・複素乗算器、
２０・・・判定器、２１・・・信号発生器、２２・・・
信号処理器、２３・・・信号発生器。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
構成図。 第２図はＣＣ工ＴＴのＶ２９ Ｋ勧告されているピット
レー）９．６００１／８の時のデータ点配置図。 第５図は本発明のキャリア位相制御方式のフ゛ロック構
成図。 １０・−・第１複累乗算器、１１・・・一方の入力の共
役複素数との第２複累乗算器、１２・・・複素乗算器、
２０・・・判定器、２１・・・信号発生器、２２・・・
信号処理器、２３・・・信号発生器。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝
Claims (1)
- 【特許請求の範囲】 （リ 復調等化された複素ベースバンド信号を入力する
入力端子と、 この入力端子の信号を一方の入力とする第一の乗算器と
、 この第一の乗算器の出力から送信データ点を推定する判
定手段と、 この判定手段の判定結果より送信データ点に対応する単
位ベクトルの信号を発生する信号発生手段と、 上記単位ベクトルの共役複素数と上記第一の乗算器の出
力を入力とする第二の乗算器と、この第二の乗算器の出
力を入力として、上記第一の乗算器に入力するキャリア
位相制御用の複素信号を出力する信号処理手段と を備えたキャリア位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58199268A JPS6091747A (ja) | 1983-10-26 | 1983-10-26 | キヤリア位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58199268A JPS6091747A (ja) | 1983-10-26 | 1983-10-26 | キヤリア位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6091747A true JPS6091747A (ja) | 1985-05-23 |
Family
ID=16404960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58199268A Pending JPS6091747A (ja) | 1983-10-26 | 1983-10-26 | キヤリア位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241251A (ja) * | 1988-03-22 | 1989-09-26 | Fujitsu Ltd | キャリア位相制御方式 |
-
1983
- 1983-10-26 JP JP58199268A patent/JPS6091747A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241251A (ja) * | 1988-03-22 | 1989-09-26 | Fujitsu Ltd | キャリア位相制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2780576B2 (ja) | 干渉波除去装置 | |
| JP2601027B2 (ja) | 最大の比率でダイバーシチを結合する技術 | |
| KR950012827B1 (ko) | 시간-분산된 신호의 디버시티 수신용 방법 및 장치 | |
| US6144708A (en) | Phase-locked loop circuit with equalizer and phase locking method | |
| JP3237827B2 (ja) | 無線データ通信端末 | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| JP3742257B2 (ja) | 復調装置 | |
| WO2004002035A1 (ja) | Ｏｆｄｍ受信装置及びｏｆｄｍ信号の補正方法 | |
| US6587521B1 (en) | Signal estimator and program stored memory medium | |
| US20090316803A1 (en) | Mimo receiver | |
| JP3160453B2 (ja) | データ受信装置 | |
| JPH1041992A (ja) | 準同期検波復調装置 | |
| JPS6091747A (ja) | キヤリア位相制御回路 | |
| JPH0228923B2 (ja) | ||
| US20050100110A1 (en) | Wireless communication method and apparatus for performing post-detection constellation correction | |
| US12074647B2 (en) | Signal reconstruction | |
| US20070253515A1 (en) | Clock Regeneration Circuit Technical Field | |
| JP3304035B2 (ja) | ダイバーシチ受信装置 | |
| EP0131054B1 (en) | Circuit for reducing errors in a data receiver | |
| JP2000031874A (ja) | 適応アレーダイバーシティ受信機 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JPS6111494B2 (ja) | ||
| JPH0951295A (ja) | データ受信装置 | |
| JP4183613B2 (ja) | 受信方法および装置 | |
| JP2003347977A (ja) | 等化装置 |