JPS609211A - 絶対ゲイン調整回路 - Google Patents
絶対ゲイン調整回路Info
- Publication number
- JPS609211A JPS609211A JP58115886A JP11588683A JPS609211A JP S609211 A JPS609211 A JP S609211A JP 58115886 A JP58115886 A JP 58115886A JP 11588683 A JP11588683 A JP 11588683A JP S609211 A JPS609211 A JP S609211A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- voltage
- trimming
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、絶対ゲイン調整回路に関し、特にＡＤ変換器
またはＤＡ変換器を有する回路系における絶対ゲインを
トリミングによって調整できるようにした回路に関する
。
またはＤＡ変換器を有する回路系における絶対ゲインを
トリミングによって調整できるようにした回路に関する
。
技術の背景
例えば、ＤＡ変換器においては入力デジタル信号と該Ｄ
Ａ変換器で使用される基準電圧とから算術的に定められ
るアナログ信号レベルを考えることができる。このアナ
ログ信号レベルと実際にＤＡ変換器から出力されるアナ
ログ信号のレベルとの比をＤＡ変換器の絶対ゲインと称
する。ＡＤ変換器においても入力アナログ信号と出力デ
ジタル信号および基準電圧によって算術的に定められる
アナログ信号レベルとの比を考えることが可能であ）、
この比をＡＤ変換器の絶対ゲインと称する。
Ａ変換器で使用される基準電圧とから算術的に定められ
るアナログ信号レベルを考えることができる。このアナ
ログ信号レベルと実際にＤＡ変換器から出力されるアナ
ログ信号のレベルとの比をＤＡ変換器の絶対ゲインと称
する。ＡＤ変換器においても入力アナログ信号と出力デ
ジタル信号および基準電圧によって算術的に定められる
アナログ信号レベルとの比を考えることが可能であ）、
この比をＡＤ変換器の絶対ゲインと称する。
ところで、ＡＤ変換器またはＤＡ変換器を内蔵した回路
において、該ＡＤ変換器またはＤＡ変換器の入出力信号
の絶対ゲインがばらつくと回路各部における信号レベル
のばらつき等種々の不都合を生ずる。特にＰＣＭ通信シ
ステム等においては、各部の信号レベルを厳密に規格値
に保つことが要求される。このようなシステムに用いら
れるＩＣ装置としては、例えば、フィルタと圧伸ＡＤコ
ンバータすなわちデコーダまたはフィルタと圧伸ＤＡコ
ンバータすなわちデコーダを共に内蔵したフィルタ付き
コーデック（ＣＯＤＥＣ）回路があ多、このような回路
においては、フィルタのゲインのばらつきおよび回路各
部の寄生容量等のため絶対ゲインを一定に保つことは極
めて困難である。
において、該ＡＤ変換器またはＤＡ変換器の入出力信号
の絶対ゲインがばらつくと回路各部における信号レベル
のばらつき等種々の不都合を生ずる。特にＰＣＭ通信シ
ステム等においては、各部の信号レベルを厳密に規格値
に保つことが要求される。このようなシステムに用いら
れるＩＣ装置としては、例えば、フィルタと圧伸ＡＤコ
ンバータすなわちデコーダまたはフィルタと圧伸ＤＡコ
ンバータすなわちデコーダを共に内蔵したフィルタ付き
コーデック（ＣＯＤＥＣ）回路があ多、このような回路
においては、フィルタのゲインのばらつきおよび回路各
部の寄生容量等のため絶対ゲインを一定に保つことは極
めて困難である。
そのため、このよりなＡＤ変換器またはＤＡ変換器を内
蔵した回路においては何らかの絶対ゲイン調整手段を設
けることが必要とされる。
蔵した回路においては何らかの絶対ゲイン調整手段を設
けることが必要とされる。
従来技術と問題点
従来、ＡＤ変換器またはＤＡ変換器を内蔵した回路にお
ける絶対ゲインを調整する方法としては、入力信号のゲ
インを調整する方法と基準電圧を調整する方法とが用い
られていた。
ける絶対ゲインを調整する方法としては、入力信号のゲ
インを調整する方法と基準電圧を調整する方法とが用い
られていた。
しかしながら、前述の従来形において、入力信号のゲイ
ンを調整する方法はゲイン調整回路を挿入する位置が限
定されると共にゲイン調整回路を挿入することによって
回路の周波数特性の劣化等回路特性に悪影響を与えると
いう不都合があった。
ンを調整する方法はゲイン調整回路を挿入する位置が限
定されると共にゲイン調整回路を挿入することによって
回路の周波数特性の劣化等回路特性に悪影響を与えると
いう不都合があった。
また、基準電圧を調整する方法においても従来は基準電
圧の大きさを単にアッテネータ等を用いて調整するだけ
であったから、基準電圧をよシ低い値に調整することは
可能であったが基準電圧をよシ高い値に調整することが
不可能であったため、回路の絶対ゲインのばらつきを完
全に補償する仁とは不可能であった。
圧の大きさを単にアッテネータ等を用いて調整するだけ
であったから、基準電圧をよシ低い値に調整することは
可能であったが基準電圧をよシ高い値に調整することが
不可能であったため、回路の絶対ゲインのばらつきを完
全に補償する仁とは不可能であった。
発明の目的
本発明の目的は、前述の従来形における問題点に鑑み、
ＡＤ変換器またはＤＡ変換器を内蔵した回路における絶
対ゲイン調整回路において、基準電圧を一旦増幅した後
トリミングによって所要の値に調整するという構想に基
づき、絶対ゲインを増大させる方向および減少させる方
向のいづれの方向にも調整できるようにすると共に、回
路特性に影響を与えることなく的確にゲイン調整ができ
るようにすることにある。
ＡＤ変換器またはＤＡ変換器を内蔵した回路における絶
対ゲイン調整回路において、基準電圧を一旦増幅した後
トリミングによって所要の値に調整するという構想に基
づき、絶対ゲインを増大させる方向および減少させる方
向のいづれの方向にも調整できるようにすると共に、回
路特性に影響を与えることなく的確にゲイン調整ができ
るようにすることにある。
発明の構成
そしてこの目的は本発明によれば基準電圧を増幅する増
幅器と該増幅器の出力・電圧をトリミングにて調整する
トリミング回路とを具備し、該トリミング回路の出力を
ＡＤ変換器またはＤＡ変換器の基準電圧源として使用す
るととくよシ、ＡＤ変換器またはＤＡ変換器を有する回
路系におけ不絶対夛インを調整できるようにしたことを
特徴とする絶対ゲイン調整回路を提供することによって
達成される。
幅器と該増幅器の出力・電圧をトリミングにて調整する
トリミング回路とを具備し、該トリミング回路の出力を
ＡＤ変換器またはＤＡ変換器の基準電圧源として使用す
るととくよシ、ＡＤ変換器またはＤＡ変換器を有する回
路系におけ不絶対夛インを調整できるようにしたことを
特徴とする絶対ゲイン調整回路を提供することによって
達成される。
発明の実施例
以下、図面によシ本発明の詳細な説明する。
本発明は、ＡＤ変換器またはＤＡ変換器を有する回路に
おいて、これらのＡＤ変換器またはＤＡ変換器の基準電
圧を調整することによって回路の絶対ゲインを調整する
ものであシ、第１図にその実施例を示す。同図の回路は
、基準電圧Ｖ１を増幅する増幅器１とトリミング回路２
とバッファ用増幅器３とを具備する。
おいて、これらのＡＤ変換器またはＤＡ変換器の基準電
圧を調整することによって回路の絶対ゲインを調整する
ものであシ、第１図にその実施例を示す。同図の回路は
、基準電圧Ｖ１を増幅する増幅器１とトリミング回路２
とバッファ用増幅器３とを具備する。
第１図の回路においては、基準電圧■１ が増幅器１に
よって増幅され、電圧Ｖ２ を生ずる。電圧■２の大き
さは抵抗Ｒ１およびＲ２によって決定され ２ Ｖ２ ＝ （１＋−）Ｖｌ ・・・（１）１ となる。電圧■２はトリミング回路２の抵抗Ｒ５および
Ｒ４によって分圧されバッファアンプ３を介して出力さ
れる。バッファアンプ５としては、例えばゲインが１の
回路を用いるものとすると出力電圧Ｖ４はトリミング回
路２の出力電圧Ｖ３と等しく となる。式（１）および（２）から明らかなように増幅
器１の出力′電圧■２は入力基準電圧■１ よシも大き
く、シたがって増幅器３の出力電圧ｖ４ は基準電圧■
１よシ大きくすることもまた小さくすることも可能にな
る。したがって、電圧Ｖ４ をＡＤ変換器またはＤＡ変
換器の基準電圧として使用することによル絶対ゲインを
両方向に調整することが可能になる。
よって増幅され、電圧Ｖ２ を生ずる。電圧■２の大き
さは抵抗Ｒ１およびＲ２によって決定され ２ Ｖ２ ＝ （１＋−）Ｖｌ ・・・（１）１ となる。電圧■２はトリミング回路２の抵抗Ｒ５および
Ｒ４によって分圧されバッファアンプ３を介して出力さ
れる。バッファアンプ５としては、例えばゲインが１の
回路を用いるものとすると出力電圧Ｖ４はトリミング回
路２の出力電圧Ｖ３と等しく となる。式（１）および（２）から明らかなように増幅
器１の出力′電圧■２は入力基準電圧■１ よシも大き
く、シたがって増幅器３の出力電圧ｖ４ は基準電圧■
１よシ大きくすることもまた小さくすることも可能にな
る。したがって、電圧Ｖ４ をＡＤ変換器またはＤＡ変
換器の基準電圧として使用することによル絶対ゲインを
両方向に調整することが可能になる。
第２図は、第１図の回路に接続されるＤＡ変換器の１例
を示す。同図の回路は、デコーダ４、ｎ個の抵抗ＲＯが
直列接続されて構成される抵抗２ダー５、デコーダ４か
らの制御信号によってオンオフされるｎ＋１個のスイッ
チＳＷ、およびバッファ用増幅器６等によって構成され
る。
を示す。同図の回路は、デコーダ４、ｎ個の抵抗ＲＯが
直列接続されて構成される抵抗２ダー５、デコーダ４か
らの制御信号によってオンオフされるｎ＋１個のスイッ
チＳＷ、およびバッファ用増幅器６等によって構成され
る。
第２図の回路においては、抵抗ラダー５の一端が接地さ
れ他端に基準電圧ＶＲｍｙ が印加されるが、この基準
電圧■Ｒ１としては第１図の回路の出力電圧■４ が用
いられる。入力デジタル信号ＩＮはデコーダ４において
解読され入力デジタル信号ＩＮの値に応じて決定される
１つのスイッチＳＷがオンとされる。これによル、オン
とされたスイッチを介して入力デジタル信号ＩＮに対応
するアナログ出力信号（ＪＵＴが出力される。例えば、
グランド側からｍ番目のスイッチがオンとされた場合は
出力信号ＯＵＴは となる。ここで、ｒｏ は配線抵抗である。式（３）か
ら明らかなように、第２図ＯＤＡ変換器の絶対ゲインが
種々の要因によってばらついた場合には、基準電圧Ｖ、
、、を第１図の回路によって調整することによシ所定の
値に調整することが可能である。
れ他端に基準電圧ＶＲｍｙ が印加されるが、この基準
電圧■Ｒ１としては第１図の回路の出力電圧■４ が用
いられる。入力デジタル信号ＩＮはデコーダ４において
解読され入力デジタル信号ＩＮの値に応じて決定される
１つのスイッチＳＷがオンとされる。これによル、オン
とされたスイッチを介して入力デジタル信号ＩＮに対応
するアナログ出力信号（ＪＵＴが出力される。例えば、
グランド側からｍ番目のスイッチがオンとされた場合は
出力信号ＯＵＴは となる。ここで、ｒｏ は配線抵抗である。式（３）か
ら明らかなように、第２図ＯＤＡ変換器の絶対ゲインが
種々の要因によってばらついた場合には、基準電圧Ｖ、
、、を第１図の回路によって調整することによシ所定の
値に調整することが可能である。
第３図は、第１図の回路に用いられているトリミング回
路２の具体的な構成を示す。同図の回路は、入力電圧Ｖ
Ｘｊｌとグランド間に直列接続された各Ｒオームの３個
の抵抗および（ｋ−３）Ｒオームの抵抗からなる回路、
ＰチャンネルＭＩＳ）ランジスタによって構成されるス
イッチ８Ｗ１，８Ｗ２゜・・・・・・、ＳＷ６、ヒユー
ズ７．８、インバータ９．１０、抵抗Ｒｓ 、 Ｒｂ
等によって構成される。
路２の具体的な構成を示す。同図の回路は、入力電圧Ｖ
Ｘｊｌとグランド間に直列接続された各Ｒオームの３個
の抵抗および（ｋ−３）Ｒオームの抵抗からなる回路、
ＰチャンネルＭＩＳ）ランジスタによって構成されるス
イッチ８Ｗ１，８Ｗ２゜・・・・・・、ＳＷ６、ヒユー
ズ７．８、インバータ９．１０、抵抗Ｒｓ 、 Ｒｂ
等によって構成される。
第３図の回路においては、ヒユーズ７および８を選択的
に溶断することによって入出力信号のゲインを調整する
ことができる。第４図に示すように、例えばヒーーズＦ
１ およびＦ２が共に溶断されていない場合は各インバ
ータ９および１０の入力部の電圧ＶムおよびＶＢ が共
に低レベルとなシ、スイッチ８Ｗ１，８Ｗｓ、８Ｗｓが
オンとなる。これにより入力電圧■工Ｎがスイッチ８Ｗ
１および８Ｗｓを介して出力されるから、出力電圧Ｖｏ
ｔｒｒ は入力電圧ＶｘＫと等しくなる。また、例えば
ヒーーズＦ１ のみが溶断されている場合は、電圧■ム
が高レベル電圧ＶＢ が低レベルとなシスイッチＳＷ２
、８Ｗ４ 。
に溶断することによって入出力信号のゲインを調整する
ことができる。第４図に示すように、例えばヒーーズＦ
１ およびＦ２が共に溶断されていない場合は各インバ
ータ９および１０の入力部の電圧ＶムおよびＶＢ が共
に低レベルとなシ、スイッチ８Ｗ１，８Ｗｓ、８Ｗｓが
オンとなる。これにより入力電圧■工Ｎがスイッチ８Ｗ
１および８Ｗｓを介して出力されるから、出力電圧Ｖｏ
ｔｒｒ は入力電圧ＶｘＫと等しくなる。また、例えば
ヒーーズＦ１ のみが溶断されている場合は、電圧■ム
が高レベル電圧ＶＢ が低レベルとなシスイッチＳＷ２
、８Ｗ４ 。
ＳＷｓ がオンとなる。これによシ、入力電圧Ｖｘｉは
（ｋ−１）／ｋに分圧されてスイッチ８Ｗ２ 、８Ｗｓ
を介して出力される。すなわち、出力電圧■ｏｕ７け（
ｋ−１）Ｖｚｇ／にとなる。このようにして第３図の回
路においてはヒーーズＦ１ およびＦ２を適切に溶断す
ることによって入出力電圧の分圧比を調整することがで
きる。
（ｋ−１）／ｋに分圧されてスイッチ８Ｗ２ 、８Ｗｓ
を介して出力される。すなわち、出力電圧■ｏｕ７け（
ｋ−１）Ｖｚｇ／にとなる。このようにして第３図の回
路においてはヒーーズＦ１ およびＦ２を適切に溶断す
ることによって入出力電圧の分圧比を調整することがで
きる。
なお、第３図の回路において、分圧比の調整範囲をさら
に増加する場合はヒユーズおよびスイッチ等の数を増加
すればよいことは明らかである。
に増加する場合はヒユーズおよびスイッチ等の数を増加
すればよいことは明らかである。
また、このようなトリミング回路を増幅器１の帰還回路
に挿入することも可能でおる。更にヒユーズを切断する
ための信号は半導体チップ上に設けたパッドから与える
様にすれば好都合である。
に挿入することも可能でおる。更にヒユーズを切断する
ための信号は半導体チップ上に設けたパッドから与える
様にすれば好都合である。
第５図は、本発明の他の実施例に係わる絶対ゲイン調整
回路を示す。同図の回路は絶対ゲインを２種類の値に設
定することを可能にしたものでおって、例えば２種類の
ＡＤ変換則（例えばＡ−１ｏｗおよびμ−１ｏｗ）ある
いは２種類のＤＡ変換則が選択可能な人り変換器または
ＤＡ変換器において、２種類の変換則の入出力の絶対ゲ
インの差がほぼ一定である場合に使用可能な回路である
。すなわち、第５図の回路は基準電圧■１ を増幅する
増幅器１１、トリミング回路１２、バッファ用増幅器１
６、スイッチ８Ｗ７および抵抗Ｒ１７，Ｒ８，Ｒ９によ
って構成される。
回路を示す。同図の回路は絶対ゲインを２種類の値に設
定することを可能にしたものでおって、例えば２種類の
ＡＤ変換則（例えばＡ−１ｏｗおよびμ−１ｏｗ）ある
いは２種類のＤＡ変換則が選択可能な人り変換器または
ＤＡ変換器において、２種類の変換則の入出力の絶対ゲ
インの差がほぼ一定である場合に使用可能な回路である
。すなわち、第５図の回路は基準電圧■１ を増幅する
増幅器１１、トリミング回路１２、バッファ用増幅器１
６、スイッチ８Ｗ７および抵抗Ｒ１７，Ｒ８，Ｒ９によ
って構成される。
第５図の回路においては、スイッチ８Ｗ７ が閉じてい
る場合は第１図の回路と同じ構成になり出力電圧ｖ４は となる。また、スイッチ８Ｗ７が開いている時には出力
′電圧ｖ４′は となる。したがって、スイッチ８Ｗ７が閉じている場合
と開いている場合における絶対ゲインの比はとなって一
定値になる。したがって、前述の２種類の変換則の場合
の絶対ゲインの比が式（６）を満足するように抵抗几ｑ
、 Ｒｌｏ、 Ｒ１１の値を選定すればよい。
る場合は第１図の回路と同じ構成になり出力電圧ｖ４は となる。また、スイッチ８Ｗ７が開いている時には出力
′電圧ｖ４′は となる。したがって、スイッチ８Ｗ７が閉じている場合
と開いている場合における絶対ゲインの比はとなって一
定値になる。したがって、前述の２種類の変換則の場合
の絶対ゲインの比が式（６）を満足するように抵抗几ｑ
、 Ｒｌｏ、 Ｒ１１の値を選定すればよい。
第６図は、本発明のさらに他の実施例に係わる絶対ゲイ
ン調整回路を示す。同図の回路もスイッによって２種類
の絶対ゲインを選択することができるようにしたもので
あシ、増幅器１１．１３゜トリミング回路１２、スイッ
チＳＷａ、８Ｗｑおよび抵抗Ｒ１２、Ｒ＋ ｓ 、 Ｒ
１４等によって構成される。
ン調整回路を示す。同図の回路もスイッによって２種類
の絶対ゲインを選択することができるようにしたもので
あシ、増幅器１１．１３゜トリミング回路１２、スイッ
チＳＷａ、８Ｗｑおよび抵抗Ｒ１２、Ｒ＋ ｓ 、 Ｒ
１４等によって構成される。
第６図の回路においては、スイッチ８がオンでおシスイ
ッチ９がオフの場合には出力電圧■４はとなる。また、
逆にスイッチ８がオフであシスイッチ９がオンである二
“場合は出力゛鎮圧■４ はＲ１４Ｒ１６ ”′＝（１＋Ｒ１２）Ｒ１５＋Ｒ１６Ｖｌ”””となる
。したがって、上述の２つの状態における出力電圧の比
は となって一定の値となる。したがって前述の２種類の変
換則によって絶対ゲインの比が式（９）を満足するよう
に抵抗Ｒ１２，几１３．Ｒ１４の値を決定すればよい。
ッチ９がオフの場合には出力電圧■４はとなる。また、
逆にスイッチ８がオフであシスイッチ９がオンである二
“場合は出力゛鎮圧■４ はＲ１４Ｒ１６ ”′＝（１＋Ｒ１２）Ｒ１５＋Ｒ１６Ｖｌ”””となる
。したがって、上述の２つの状態における出力電圧の比
は となって一定の値となる。したがって前述の２種類の変
換則によって絶対ゲインの比が式（９）を満足するよう
に抵抗Ｒ１２，几１３．Ｒ１４の値を決定すればよい。
発明の効果
このように、本発明によれば、基準電圧を一旦増幅した
後トリミングによって調整するから、ＡＤ変換器または
ＤＡ変換器を含む回路の絶対ゲインを大きくする方向お
よび小さくする方向のいずれの方向にも調艶することが
可能になると共に、回路特性に影響を与えることなく的
確に絶対ゲインの調整をすることができる。また、第５
図または第６図の回路を用いることによシ絶対ゲインの
値を２種類に切り換えることが可能になり、シカ）もト
リミング回路を２個設ける必要がないから回路の集積度
の低下を防止することができる。
後トリミングによって調整するから、ＡＤ変換器または
ＤＡ変換器を含む回路の絶対ゲインを大きくする方向お
よび小さくする方向のいずれの方向にも調艶することが
可能になると共に、回路特性に影響を与えることなく的
確に絶対ゲインの調整をすることができる。また、第５
図または第６図の回路を用いることによシ絶対ゲインの
値を２種類に切り換えることが可能になり、シカ）もト
リミング回路を２個設ける必要がないから回路の集積度
の低下を防止することができる。
第１図は、本発明の１実施例に係わる絶対ゲイン調整回
路の構成を示すブロック回路図、第２図は第１図の回路
が使用されるＤＡ変換器の１例を示すブロック回路図、
第３図は第１図の回路に使用されるトリミング回路の構
成を示す電気回路図、第４図は第３図の回路の動作態様
を示す説明図、第５図は本発明の他の実施例に係わる絶
対ゲイン調整回路を示すブロック回路図、そして第６図
は本発明のさらに他の実施例に係わる絶対ゲイン調整回
路を示すブロック回路図である。 １．３，６，１１．１！ｌ：増幅器、 ２．１２：）リミング回路、 ４：デコーダ、 ５：抵抗ラダー、 ９．１０：インバータ、 ＳＷ、ＳＷｌ、・・・・・・、ＳＷ９： スイッチ。 第５図 第６図 手続補正書 昭和５９年７月５日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５８年 特許願 第１１５８８６ 号２、発明の名
称 半導体集積回路（新名称ン ３、補正をする者 事件との関係 特許出願人 名称（５２２）富士通株式会社 ４、代理人 （１）明細書の「発明の名称」の欄 （２）明細書の「特許請求の範囲」の欄（３）明細書の
「発明の詳細な説明」の欄と補正する。 （２）明細書の「特許請求の範囲」２別紙のとおり補正
する。 （３）明細書第５頁第３行から第１０行に「そしてこの
目的は・・・・・・・・・達成される。」とあるのを「
そしてこの目的は本発明によれば入力信号処理部と、Ａ
Ｄ変換器又はＤＡ変換器と、外部から入力される基準電
圧を増幅する増幅器と、該増幅器の出力電圧を調整する
トリミング回路とを具備し、該トリミング回路の出力を
ＡＤ変換器またはＤＡ変換器の基準電圧源として使用す
ることにより、前記入力信号処理部を含むＡＤ変換器ま
たはＤＡ変換器を有する回路系における絶対ゲインを調
整できるようにしたことを特徴とする半導体集積回路を
提供することによって達成される。」と補正する。 Ｚ 添付書類の目録 補正特許請求の範囲 １通 ２、特許請求の範囲 １、 入力信号処理部と、ＡＤ変ｔｌＪ器又はＤＡ変換
器と、外部から入力される基準電圧を増幅する増幅器と
、該増幅器の出力電圧を調整Ｔるトリミング回路とを具
備し、該トリミング回路の出力をＡＤ変換器またはＤＡ
変換器の基準電圧源として使用することにより、前記入
力信号処理部を含むＡＤ変換器またはＤＡ変換器を有す
る回路系における絶対ゲインを調整できるようにしたこ
とを特徴とする半導体集積回路。 ２、該トリミング回路は該増幅器の出力に接続された分
圧回路であり、該分圧回路の分圧比をトリミングによっ
て調整するようにした特許請求の範囲第１項に記載の半
導体集積１０１路。
路の構成を示すブロック回路図、第２図は第１図の回路
が使用されるＤＡ変換器の１例を示すブロック回路図、
第３図は第１図の回路に使用されるトリミング回路の構
成を示す電気回路図、第４図は第３図の回路の動作態様
を示す説明図、第５図は本発明の他の実施例に係わる絶
対ゲイン調整回路を示すブロック回路図、そして第６図
は本発明のさらに他の実施例に係わる絶対ゲイン調整回
路を示すブロック回路図である。 １．３，６，１１．１！ｌ：増幅器、 ２．１２：）リミング回路、 ４：デコーダ、 ５：抵抗ラダー、 ９．１０：インバータ、 ＳＷ、ＳＷｌ、・・・・・・、ＳＷ９： スイッチ。 第５図 第６図 手続補正書 昭和５９年７月５日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和５８年 特許願 第１１５８８６ 号２、発明の名
称 半導体集積回路（新名称ン ３、補正をする者 事件との関係 特許出願人 名称（５２２）富士通株式会社 ４、代理人 （１）明細書の「発明の名称」の欄 （２）明細書の「特許請求の範囲」の欄（３）明細書の
「発明の詳細な説明」の欄と補正する。 （２）明細書の「特許請求の範囲」２別紙のとおり補正
する。 （３）明細書第５頁第３行から第１０行に「そしてこの
目的は・・・・・・・・・達成される。」とあるのを「
そしてこの目的は本発明によれば入力信号処理部と、Ａ
Ｄ変換器又はＤＡ変換器と、外部から入力される基準電
圧を増幅する増幅器と、該増幅器の出力電圧を調整する
トリミング回路とを具備し、該トリミング回路の出力を
ＡＤ変換器またはＤＡ変換器の基準電圧源として使用す
ることにより、前記入力信号処理部を含むＡＤ変換器ま
たはＤＡ変換器を有する回路系における絶対ゲインを調
整できるようにしたことを特徴とする半導体集積回路を
提供することによって達成される。」と補正する。 Ｚ 添付書類の目録 補正特許請求の範囲 １通 ２、特許請求の範囲 １、 入力信号処理部と、ＡＤ変ｔｌＪ器又はＤＡ変換
器と、外部から入力される基準電圧を増幅する増幅器と
、該増幅器の出力電圧を調整Ｔるトリミング回路とを具
備し、該トリミング回路の出力をＡＤ変換器またはＤＡ
変換器の基準電圧源として使用することにより、前記入
力信号処理部を含むＡＤ変換器またはＤＡ変換器を有す
る回路系における絶対ゲインを調整できるようにしたこ
とを特徴とする半導体集積回路。 ２、該トリミング回路は該増幅器の出力に接続された分
圧回路であり、該分圧回路の分圧比をトリミングによっ
て調整するようにした特許請求の範囲第１項に記載の半
導体集積１０１路。
Claims (1)
- 【特許請求の範囲】 １、基準電圧を増幅する増幅器と該増幅器の出力電圧を
トリミングにて調整するトリミング回路とを具備し、該
トリミング回路の出力をＡＤ変換器またはＤＡ変換器の
基準電圧源として使用することによシ、ＡＤ変換器また
はＤＡ変換器を有する回路系における絶対ゲインを調整
できるようにしたことを特徴とする絶対ゲイン調整回路
。 ２ 該トリミング回路は該増幅器の出力に接続された分
圧回路でｌ）、該分圧回路の分圧比をトリミングによっ
て調整するようにした特許請求の範囲第１項に記載の回
路。 五 該トリミング回路は該増幅器の帰還回路に挿入され
、トリミングによって該増幅器のゲインを調整するよう
にした特許請求の範囲第１項に記載の回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115886A JPS609211A (ja) | 1983-06-29 | 1983-06-29 | 絶対ゲイン調整回路 |
| EP84304003A EP0130716A3 (en) | 1983-06-29 | 1984-06-14 | Signal processing integrated circuit with ad or da converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115886A JPS609211A (ja) | 1983-06-29 | 1983-06-29 | 絶対ゲイン調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609211A true JPS609211A (ja) | 1985-01-18 |
Family
ID=14673615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115886A Pending JPS609211A (ja) | 1983-06-29 | 1983-06-29 | 絶対ゲイン調整回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0130716A3 (ja) |
| JP (1) | JPS609211A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107113A (ja) * | 1982-12-10 | 1984-06-21 | Hashimoto Seisakusho:Kk | バキユ−ムカ−の臭気ガス燃焼筒 |
| JPS61259018A (ja) * | 1985-05-10 | 1986-11-17 | Seiichi Watanabe | 二段燃焼式脱臭装置 |
| JPS62185333U (ja) * | 1986-05-10 | 1987-11-25 | ||
| JPH0433832U (ja) * | 1990-07-09 | 1992-03-19 | ||
| JPH0433831U (ja) * | 1990-07-09 | 1992-03-19 | ||
| JPH08125538A (ja) * | 1994-10-24 | 1996-05-17 | Nec Corp | ディジタル・アナログ変換器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0313706B1 (en) * | 1987-10-30 | 1992-04-29 | International Business Machines Corporation | Analog-to-digital and digital-to-analog conversion system and echo cancellation device including the same |
| US4823130A (en) * | 1988-02-18 | 1989-04-18 | Siemens-Bendix Automotive Electronics, L.P. | Method and control system for generating a variable output bit analog to digital converter |
| US5371500A (en) * | 1992-09-11 | 1994-12-06 | Delco Electronics Corporation | Maintaining ratiometric data in electronically manipulated signal processing systems |
| US5396130A (en) * | 1993-06-29 | 1995-03-07 | International Business Machines Corporation | Method and apparatus for adaptive chip trim adjustment |
| US5596322A (en) * | 1994-10-26 | 1997-01-21 | Lucent Technologies Inc. | Reducing the number of trim links needed on multi-channel analog integrated circuits |
| CN104021771B (zh) * | 2014-06-17 | 2017-02-15 | 深圳市华星光电技术有限公司 | 一种可编程伽玛校正缓冲电路芯片及产生伽马电压的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1332671A (en) * | 1971-04-19 | 1973-10-03 | Gen Electric | Integral honeycomb mounting base for a printing plate |
| JPS56132815A (en) * | 1980-03-21 | 1981-10-17 | Nec Corp | Reference step voltage generating circuit |
-
1983
- 1983-06-29 JP JP58115886A patent/JPS609211A/ja active Pending
-
1984
- 1984-06-14 EP EP84304003A patent/EP0130716A3/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107113A (ja) * | 1982-12-10 | 1984-06-21 | Hashimoto Seisakusho:Kk | バキユ−ムカ−の臭気ガス燃焼筒 |
| JPS61259018A (ja) * | 1985-05-10 | 1986-11-17 | Seiichi Watanabe | 二段燃焼式脱臭装置 |
| JPS62185333U (ja) * | 1986-05-10 | 1987-11-25 | ||
| JPH0433832U (ja) * | 1990-07-09 | 1992-03-19 | ||
| JPH0433831U (ja) * | 1990-07-09 | 1992-03-19 | ||
| JPH08125538A (ja) * | 1994-10-24 | 1996-05-17 | Nec Corp | ディジタル・アナログ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0130716A2 (en) | 1985-01-09 |
| EP0130716A3 (en) | 1988-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617064A (en) | Active resistor for stability compensation | |
| US5061900A (en) | Self-zeroing amplifier | |
| US7151409B2 (en) | Programmable low noise amplifier and method | |
| US5285169A (en) | Monolithic integrated differential amplifier with digital gain setting | |
| US6288564B1 (en) | Line receiver circuit with line termination impedance | |
| JP2948054B2 (ja) | 送受信機 | |
| JPS609211A (ja) | 絶対ゲイン調整回路 | |
| US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
| KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
| KR102488324B1 (ko) | 고선형 입력 및 출력 레일-투-레일 증폭기 | |
| US5668501A (en) | Transconductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage | |
| JP2007082257A (ja) | デシベル−線形出力電圧を有する増幅段 | |
| EP0448328A2 (en) | Digital-to-analog converter having a circuit for compensating for variation in output dependent on temperature change | |
| US5666087A (en) | Active resistor for stability compensation | |
| US5994926A (en) | Circuit and method for programmably changing the transconductance of a transconductor circuit | |
| JPS63136807A (ja) | 増幅回路 | |
| JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
| US20060028366A1 (en) | Fixed offset digital-to-analog conversion device and method | |
| JP3003174B2 (ja) | 増幅回路 | |
| US4950929A (en) | Reducing resistive effects of an electrical switch | |
| JP3420946B2 (ja) | 利得制御装置及び利得制御方法 | |
| JP2000004129A (ja) | Ｃｍｏｓアナログ回路 | |
| JP4388606B2 (ja) | 利得制御付デジタル処理回路 | |
| JPH08321584A (ja) | 半導体集積回路 | |
| JP2706146B2 (ja) | 半導体集積回路 |