JPS6094592A - ドロツプアウト補償回路 - Google Patents
ドロツプアウト補償回路Info
- Publication number
- JPS6094592A JPS6094592A JP58201121A JP20112183A JPS6094592A JP S6094592 A JPS6094592 A JP S6094592A JP 58201121 A JP58201121 A JP 58201121A JP 20112183 A JP20112183 A JP 20112183A JP S6094592 A JPS6094592 A JP S6094592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- supplied
- dropout
- reproduced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビデオテープレコーダのドロップアウト補償
回路に関し、特に遅延素子として電荷結合素子(COD
)k用いたものに関する。
回路に関し、特に遅延素子として電荷結合素子(COD
)k用いたものに関する。
ビデオテープレコーダの再生時において、磁気記録媒体
の走行性の不安定さ等の原因によシトロツブアウトが発
生することかめる。そこで、このドロップアウトケ補償
するために、従来よシ第1図に示すようなドロップアウ
ト補償回路が用いられている。すなわち、信号入力端子
1はスイッチ9の固定端子6に接続されるとともに振幅
変調器2に接続されておシ、該振幅変調器2の出力端子
はガラス遅延線3を介して同期検波器4に接続され、こ
の同期検波器4の出力端子はスイッチ9の固定端子1に
接続されている。また、上記スイッチ9の司動端子8は
信号出力端子10に接続されている。そして、振幅変調
器2および同期検波器4vCは、発振器5が接続されて
おシ、同一の周波数および位相ケ有する信号が、それぞ
れ供給されている。
の走行性の不安定さ等の原因によシトロツブアウトが発
生することかめる。そこで、このドロップアウトケ補償
するために、従来よシ第1図に示すようなドロップアウ
ト補償回路が用いられている。すなわち、信号入力端子
1はスイッチ9の固定端子6に接続されるとともに振幅
変調器2に接続されておシ、該振幅変調器2の出力端子
はガラス遅延線3を介して同期検波器4に接続され、こ
の同期検波器4の出力端子はスイッチ9の固定端子1に
接続されている。また、上記スイッチ9の司動端子8は
信号出力端子10に接続されている。そして、振幅変調
器2および同期検波器4vCは、発振器5が接続されて
おシ、同一の周波数および位相ケ有する信号が、それぞ
れ供給されている。
このようなイ14成勿翁する従来のドロップアウト補償
回路は、次のような動作釦行う。まず、信号入力端子1
に供給さ社た再生ビデオ信号は、スイッチ9の固定端子
6に供給されるとともに、振幅変調器2により搬送波抑
圧撮幅変調信号に変換される。ここでは、振幅変調器2
に発振器5よシ搬送波として供給される信号が変調され
ることになる。上記搬送波抑圧捗幅変調信号はガラス遅
延線3によりl水平走査期間(以下、1Hという)遅延
された後、同期検波器4によシ検波され、遅延ビデオ信
号となり、スイッチ9の固定端子7に供給さする。この
検波は、同期検波器4に発振器5より局部搬送波として
供給される信号により行われるものである。なお、この
時、発振器5よシ同期検波器4に供給される信号は、変
調時に発振器5よシ供給さ7′した信号と同一の周波数
および位相を有するものである。そして、正常時、すな
わちドロップアウト非発生時においては、スイッチ9の
可動端子8が固定端子6側に接続されているため、信号
入力端子1に供給された再生ビデオ信号がそのまま信号
出力端子10より出力される。
回路は、次のような動作釦行う。まず、信号入力端子1
に供給さ社た再生ビデオ信号は、スイッチ9の固定端子
6に供給されるとともに、振幅変調器2により搬送波抑
圧撮幅変調信号に変換される。ここでは、振幅変調器2
に発振器5よシ搬送波として供給される信号が変調され
ることになる。上記搬送波抑圧捗幅変調信号はガラス遅
延線3によりl水平走査期間(以下、1Hという)遅延
された後、同期検波器4によシ検波され、遅延ビデオ信
号となり、スイッチ9の固定端子7に供給さする。この
検波は、同期検波器4に発振器5より局部搬送波として
供給される信号により行われるものである。なお、この
時、発振器5よシ同期検波器4に供給される信号は、変
調時に発振器5よシ供給さ7′した信号と同一の周波数
および位相を有するものである。そして、正常時、すな
わちドロップアウト非発生時においては、スイッチ9の
可動端子8が固定端子6側に接続されているため、信号
入力端子1に供給された再生ビデオ信号がそのまま信号
出力端子10より出力される。
一方、ドロップアウト発生時においては、図示しないド
ロップアウト検出回路よシ供給されるドロップアウト検
出パルスによりスイッチ9の可動端子8は固定端子7
tillに接続され、IH遅延された遅延ビデオ信号が
信号出力端子10よシ出力さハ、ドロップアウトが補償
されるようになっている。すなわち、ドロップアウトが
発生した場合には、このIH前の遅延ビデオ信号が、擬
似的にドロップアウト発生期間のビデオ信号として出力
さね、ドロップアウトが補償されるようになっている。
ロップアウト検出回路よシ供給されるドロップアウト検
出パルスによりスイッチ9の可動端子8は固定端子7
tillに接続され、IH遅延された遅延ビデオ信号が
信号出力端子10よシ出力さハ、ドロップアウトが補償
されるようになっている。すなわち、ドロップアウトが
発生した場合には、このIH前の遅延ビデオ信号が、擬
似的にドロップアウト発生期間のビデオ信号として出力
さね、ドロップアウトが補償されるようになっている。
なお、直接、再生ビデオ信号を遅延しないでガラス遅延
線30前後で変調および検波を行っているのは、このガ
ラス遅延線30周波数特性、つまシ、通過周波数帯域が
狭いためでるる。
線30前後で変調および検波を行っているのは、このガ
ラス遅延線30周波数特性、つまシ、通過周波数帯域が
狭いためでるる。
このような従来のドロップアウト補償回路では、同期検
波方式の基本的な性質から、発振器5よシ振幅変調器2
および同期検波器4に供給される信号のレベル、周波数
偏位によって上記遅延ビデオ信号のレベルの温度特性が
左右される。また、ガラス遅9ル線3の反射による周波
数特性のるばれにより上記遅延ビデオ信号にリンギング
等の波形ひずみが発生してしまい、これらの補正に多く
の回路が心安でめる。更Vこ、杓生ビデオ信号のAPL
(Average Pealc Level )に変化
が生ずると、振幅変調器2および同期検波器4の直線性
によって、上記遅延ビデオ信号のレベルが変化するため
、たとえば、APLの低い再生ビデオ信号がこのドロッ
プアウト補償回路に入力された場合、出力嘔れる遅延ビ
デオ信号のレベルが高くなシ、画面上では白い線が目立
ってしまう。また、逆にAPLの高い再生ビデオ信号が
入力された場合には、出力される遅延ビデオ信号のレベ
ルは低くなシ、画面上では黒い線が目立ってしまいドロ
ップアウトケ強調するような形になっていた。
波方式の基本的な性質から、発振器5よシ振幅変調器2
および同期検波器4に供給される信号のレベル、周波数
偏位によって上記遅延ビデオ信号のレベルの温度特性が
左右される。また、ガラス遅9ル線3の反射による周波
数特性のるばれにより上記遅延ビデオ信号にリンギング
等の波形ひずみが発生してしまい、これらの補正に多く
の回路が心安でめる。更Vこ、杓生ビデオ信号のAPL
(Average Pealc Level )に変化
が生ずると、振幅変調器2および同期検波器4の直線性
によって、上記遅延ビデオ信号のレベルが変化するため
、たとえば、APLの低い再生ビデオ信号がこのドロッ
プアウト補償回路に入力された場合、出力嘔れる遅延ビ
デオ信号のレベルが高くなシ、画面上では白い線が目立
ってしまう。また、逆にAPLの高い再生ビデオ信号が
入力された場合には、出力される遅延ビデオ信号のレベ
ルは低くなシ、画面上では黒い線が目立ってしまいドロ
ップアウトケ強調するような形になっていた。
そこで、本発明は、上述した従来の問題点に鑑みなされ
たものであり、遅延ビデオ信号のレベルの温度特性が遅
延回路全体によって左右されるのを訪ぐことにより、こ
れを補正する回路の数を少なくするとともに、再生ビデ
オ信号のAPL変動による遅延ビデオ信号のレベル変動
娑なくすことを目11勺とする。
たものであり、遅延ビデオ信号のレベルの温度特性が遅
延回路全体によって左右されるのを訪ぐことにより、こ
れを補正する回路の数を少なくするとともに、再生ビデ
オ信号のAPL変動による遅延ビデオ信号のレベル変動
娑なくすことを目11勺とする。
〔発明の4既要〕
本発明に係るドロップアウト補償回路は、上述の目的を
達成するために、第1の信号入力端子に供給される再生
輝度信号と第2の信号入力端子に供給される再生色信号
とを混合して形成した再生ビデオ信号を1水平走査期間
遅延させ遅延ビデオ信号とする電荷結合素子と、上記再
生ビデオ信号のドロップアウト発生時には上記遅延ビデ
オ信号を出力しドロップアウト非発生時には上記再生ビ
デオ信号をそのまま出力するような選択出力手段と、上
記再生色信号の位相変動を補正する位相補正手段と、こ
の位相補正に用いられ基準信号を発振する基準発振器と
、該基準発振器の発振周波数enてい倍した信号を上記
電荷結合素子に転送りロックとして供給する周波数変換
手段とを備えて成るものである。
達成するために、第1の信号入力端子に供給される再生
輝度信号と第2の信号入力端子に供給される再生色信号
とを混合して形成した再生ビデオ信号を1水平走査期間
遅延させ遅延ビデオ信号とする電荷結合素子と、上記再
生ビデオ信号のドロップアウト発生時には上記遅延ビデ
オ信号を出力しドロップアウト非発生時には上記再生ビ
デオ信号をそのまま出力するような選択出力手段と、上
記再生色信号の位相変動を補正する位相補正手段と、こ
の位相補正に用いられ基準信号を発振する基準発振器と
、該基準発振器の発振周波数enてい倍した信号を上記
電荷結合素子に転送りロックとして供給する周波数変換
手段とを備えて成るものである。
以下、本発明に係るドロップアウト補償回路の一実施例
について図曲τ用いて詳細に説明する。
について図曲τ用いて詳細に説明する。
本発明に係るドロップアウト補償回路は、たとえば、第
2図に示すような(4it成になっている。すなわち、
第1の信号入力端子11が加算器15の一方の入力端子
に接続されているとともに、第2の信号入力端子12は
再生色信号の位相変動を自動的に補正するA P C(
Automatic Phase Control )
回路13イ介してやはり加算器15の他方の入力端子に
接続されている。スイッチ19の固定端子16は加算器
15の出力端子に、可動端子18は信号出力端子30に
接続されているとともに、周波数特性補正回路20、I
H遅延素子としての電荷結合素子(CCD)22、ロー
パスフィルタ23、位相補正回路24、および遅延素子
25の直列接続τ介してスイッチ19の固定端子17に
接続さnている。なお、電荷結合素子22と並列にフィ
ードバッククランプ回路21が接続されている。また、
基準発振器14はAPCn路13に接続さハているとと
もに、位相比較器26の一方の入力端子に接続され、出
力端子はローパスフィルタ27′f、介して電圧制御発
振器28に接続されている。そして、この電圧制御発振
器28の出力端子は電荷結合素子22に接続されている
とともに、分周器29を介して位相比較器26の他方の
入力端子に接続されている。すなわち、位相比較器26
、ローパスフィルタ27、電圧制御発振器28、および
分周器29はP L L (PhaseLocked
Loop )全構成するものである。
2図に示すような(4it成になっている。すなわち、
第1の信号入力端子11が加算器15の一方の入力端子
に接続されているとともに、第2の信号入力端子12は
再生色信号の位相変動を自動的に補正するA P C(
Automatic Phase Control )
回路13イ介してやはり加算器15の他方の入力端子に
接続されている。スイッチ19の固定端子16は加算器
15の出力端子に、可動端子18は信号出力端子30に
接続されているとともに、周波数特性補正回路20、I
H遅延素子としての電荷結合素子(CCD)22、ロー
パスフィルタ23、位相補正回路24、および遅延素子
25の直列接続τ介してスイッチ19の固定端子17に
接続さnている。なお、電荷結合素子22と並列にフィ
ードバッククランプ回路21が接続されている。また、
基準発振器14はAPCn路13に接続さハているとと
もに、位相比較器26の一方の入力端子に接続され、出
力端子はローパスフィルタ27′f、介して電圧制御発
振器28に接続されている。そして、この電圧制御発振
器28の出力端子は電荷結合素子22に接続されている
とともに、分周器29を介して位相比較器26の他方の
入力端子に接続されている。すなわち、位相比較器26
、ローパスフィルタ27、電圧制御発振器28、および
分周器29はP L L (PhaseLocked
Loop )全構成するものである。
次に動作について説明する。第2の信号入力端子12に
供給された再生色信号は、APC回路13によシ、基準
発振器14の発振周波数(略3.58MHz)に常にカ
ラーバースト信号が同期するように位相変動が補正され
た後加算器15に供給される。そして、この信号と第1
の信号入力端子11に供給される再生輝度信号が加算器
15によシ混合されスイッチ19の固定端子16に再生
ビデオ信号が得られる。
供給された再生色信号は、APC回路13によシ、基準
発振器14の発振周波数(略3.58MHz)に常にカ
ラーバースト信号が同期するように位相変動が補正され
た後加算器15に供給される。そして、この信号と第1
の信号入力端子11に供給される再生輝度信号が加算器
15によシ混合されスイッチ19の固定端子16に再生
ビデオ信号が得られる。
正常時、すなわち、ドロップアウト非発生時には、上記
スイッチ19の可動端子18は固定端子16側に接続さ
れているため、信号出力端子30にそのまま内生ビデオ
信号が出力されるようになっている。また、こオtと同
時に、上記再生ビデオ信号は周波数特性補正回路20で
周波数特性が補正された後、電荷結合素子22に供給さ
nIH分の信号が電荷として蓄えられる。この電荷結合
素子22の転送りロックは上記APC回路13に用いら
れる基準発振器14より発せられる基準信号から形成さ
れる。すなわち、上記基準発振器14よシ色副搬送波の
周波数(Wlz 3.58MHz )の基準信号が位相
比較器26の一方の入力端子に供給され、ローパスフィ
ルタ27を通過した後、電圧制御発掘器28によシ3て
い倍され略10.7MHzの信号となる。この信号が電
荷結合素子22の転送りロックとして用いられる。また
、これと同時にとの略10.7MHzの信号は分周器2
9によ!lll/3分周され、周波数は元の略3.58
MHzに戻され位相比較器26の他方の入力端子に供給
される。つまシ、分周器29によシl/3分周された略
3.58MKr、の信号と基準発振器14より発せられ
る略3゜58MHzの基準信号との位相差が位相比較器
26によシ検出され、これに応じた誤差電圧が出力され
る。そして、ローパスフィルタ27によりノイズが除去
された後、上記誤差電圧によって電圧制御発振器28よ
シ発せられる略10.7 MHzの信号が、基準発振器
14よシ発せられる略3.58MHzの基準信号と常に
同期して固定されるようになっている。
スイッチ19の可動端子18は固定端子16側に接続さ
れているため、信号出力端子30にそのまま内生ビデオ
信号が出力されるようになっている。また、こオtと同
時に、上記再生ビデオ信号は周波数特性補正回路20で
周波数特性が補正された後、電荷結合素子22に供給さ
nIH分の信号が電荷として蓄えられる。この電荷結合
素子22の転送りロックは上記APC回路13に用いら
れる基準発振器14より発せられる基準信号から形成さ
れる。すなわち、上記基準発振器14よシ色副搬送波の
周波数(Wlz 3.58MHz )の基準信号が位相
比較器26の一方の入力端子に供給され、ローパスフィ
ルタ27を通過した後、電圧制御発掘器28によシ3て
い倍され略10.7MHzの信号となる。この信号が電
荷結合素子22の転送りロックとして用いられる。また
、これと同時にとの略10.7MHzの信号は分周器2
9によ!lll/3分周され、周波数は元の略3.58
MHzに戻され位相比較器26の他方の入力端子に供給
される。つまシ、分周器29によシl/3分周された略
3.58MKr、の信号と基準発振器14より発せられ
る略3゜58MHzの基準信号との位相差が位相比較器
26によシ検出され、これに応じた誤差電圧が出力され
る。そして、ローパスフィルタ27によりノイズが除去
された後、上記誤差電圧によって電圧制御発振器28よ
シ発せられる略10.7 MHzの信号が、基準発振器
14よシ発せられる略3.58MHzの基準信号と常に
同期して固定されるようになっている。
上記電荷結合素子22に電荷として蓄えられたI H分
のビデオ信号は、上記路10.7MHzの転送りロック
によシ順次転送され、ローパスフィルタ23を通過した
後、位相補正回路24にて位相が補正さn1遅延素子2
5によシ、たとえば140ns程度遅延されスイッチ1
9の固定端子17に供給される。すなわち、上記スイッ
チ19の固定端子17には、可動端子18に供給されて
いる再生ビデオ信号に対してちょうど1H遅れた遅延ビ
デオ信号が供給されることになる。
のビデオ信号は、上記路10.7MHzの転送りロック
によシ順次転送され、ローパスフィルタ23を通過した
後、位相補正回路24にて位相が補正さn1遅延素子2
5によシ、たとえば140ns程度遅延されスイッチ1
9の固定端子17に供給される。すなわち、上記スイッ
チ19の固定端子17には、可動端子18に供給されて
いる再生ビデオ信号に対してちょうど1H遅れた遅延ビ
デオ信号が供給されることになる。
一方、ドロップアウト発生時には、図示しないドロップ
アウト検出回路よりドロップアウト検出パルスがスイッ
チ19に供給され、可動端子18は固定端子17側に接
続される。すると、上記スイッチ19の固定端子16に
供給されている再生ビデオ信号に対してちょうどIH遅
れた、すなわち、1H前の遅延ビデオ信号が上記スイッ
チ19の可動端子18に供給されるため、この遅延ビデ
オ信号が信号出力端子30より出力され、ドロップアウ
ト乞補償するようになっている。
アウト検出回路よりドロップアウト検出パルスがスイッ
チ19に供給され、可動端子18は固定端子17側に接
続される。すると、上記スイッチ19の固定端子16に
供給されている再生ビデオ信号に対してちょうどIH遅
れた、すなわち、1H前の遅延ビデオ信号が上記スイッ
チ19の可動端子18に供給されるため、この遅延ビデ
オ信号が信号出力端子30より出力され、ドロップアウ
ト乞補償するようになっている。
この実施例のドロップアウト補償回路では、IH遅延素
子として電荷結合素子22を用いているため、上記遅延
ビデオ信号のレベルの温度特性は該電荷結合素子22の
みによシ左右される。従って、これを補正する回路の数
が少なくて済む。また、′電荷結合素子22と並列に接
続されているフィードバッククランプ回路21が、たと
えばシンクチップクランプのような直流成分のクランプ
を行っているため、再生ビデオ信号のAPL変動によっ
て上記電荷結合素子22の動作点が変動するようなこと
はない。このため、遅延ビデオ信号のレベルが変化する
ようなことがないため、画質を損うようなことはなくな
る。
子として電荷結合素子22を用いているため、上記遅延
ビデオ信号のレベルの温度特性は該電荷結合素子22の
みによシ左右される。従って、これを補正する回路の数
が少なくて済む。また、′電荷結合素子22と並列に接
続されているフィードバッククランプ回路21が、たと
えばシンクチップクランプのような直流成分のクランプ
を行っているため、再生ビデオ信号のAPL変動によっ
て上記電荷結合素子22の動作点が変動するようなこと
はない。このため、遅延ビデオ信号のレベルが変化する
ようなことがないため、画質を損うようなことはなくな
る。
更に、電荷結合素子22の転送りロックに用いられる略
10.7MHzの信号が基準発掘器14から発せられる
略3.58MHzの基準信号に同期してPLLにて固定
されているため、上記電荷結合素子22に入力される色
信号成分の周波数と転送りロックの周波数との関係が常
に一定に保たれる。このため電荷結合素子22内部で生
ずる色信号成分と転送りロックとの干渉をなくすことが
できる。
10.7MHzの信号が基準発掘器14から発せられる
略3.58MHzの基準信号に同期してPLLにて固定
されているため、上記電荷結合素子22に入力される色
信号成分の周波数と転送りロックの周波数との関係が常
に一定に保たれる。このため電荷結合素子22内部で生
ずる色信号成分と転送りロックとの干渉をなくすことが
できる。
また、再生輝度信号と再生色信号とはインターリーブの
関係にあるため、再生輝度信号と転送りロックもインタ
ーリーブの関係となシ、転送りロックの再生輝度信号へ
の妨害も目立つようなことはない。
関係にあるため、再生輝度信号と転送りロックもインタ
ーリーブの関係となシ、転送りロックの再生輝度信号へ
の妨害も目立つようなことはない。
なお、この実施例では、電圧制御発振器28の発振周波
数は、基準発振器14の発振周波数(略3.58MHz
)を3てい倍した略10.7 MHzでめったが、3
てい倍に限るものではなく、上記基準発振器14の発振
周波数を自然数てい倍したものであれば良い。
数は、基準発振器14の発振周波数(略3.58MHz
)を3てい倍した略10.7 MHzでめったが、3
てい倍に限るものではなく、上記基準発振器14の発振
周波数を自然数てい倍したものであれば良い。
上述しlと実施例の説ワ」か、らも明らかなように、本
発明(Cよれば、1H遅延素子として電荷結合素子ケ用
いているため、遅延ビデオ信号のレベルの温度特性は該
電荷結合素子のみにより左右される。
発明(Cよれば、1H遅延素子として電荷結合素子ケ用
いているため、遅延ビデオ信号のレベルの温度特性は該
電荷結合素子のみにより左右される。
従って、これt、1IIi正する回路の数を少なくする
ことができる。また、上記電荷結合素子の転送りロック
がAPC回路の基準発振器を用いて形成され、PLLに
て固定されているため色信号と転送りロックとの干渉を
なくすことができるばかりでなく、転送りロックの再生
輝度信号への妨害も目立たなくなシ、所期の目的を十分
に達成できる。
ことができる。また、上記電荷結合素子の転送りロック
がAPC回路の基準発振器を用いて形成され、PLLに
て固定されているため色信号と転送りロックとの干渉を
なくすことができるばかりでなく、転送りロックの再生
輝度信号への妨害も目立たなくなシ、所期の目的を十分
に達成できる。
yi4s 1図は従来よシ用いられているドロップアウ
ト補償回路の一例ケ示すブロック図でめる。 第2図は本発明に係るドロップアウト補償回路の一実施
例を示すブロック図である。 11.12・・・信号入力端子 13・・・APC回路
14・・・基準発振器 15・・・加算器 19・・・
スイッチ 22・・・電イ’l=f結合素子 26・・
・位相比較器27・・・ローパスフィルタ 28・・・
電圧制御発振器29・・・分周器 30・・・信号出力
端子特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃 同 1) 村 榮 −
ト補償回路の一例ケ示すブロック図でめる。 第2図は本発明に係るドロップアウト補償回路の一実施
例を示すブロック図である。 11.12・・・信号入力端子 13・・・APC回路
14・・・基準発振器 15・・・加算器 19・・・
スイッチ 22・・・電イ’l=f結合素子 26・・
・位相比較器27・・・ローパスフィルタ 28・・・
電圧制御発振器29・・・分周器 30・・・信号出力
端子特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃 同 1) 村 榮 −
Claims (1)
- 第1の信号入力端子に供給される再生輝度信号と第2の
信号入力端子に供絽される再生色信号とを混合して形成
した再生ビデオ信号を1水平走査期間遅延させ遅延ビデ
オ信号とする電性結合素子と、上記再生ビデオ信号のド
ロップアウト発生時には上記遅勉ビデオ信号全出力しド
ロップアウト非発生時には上記再生ビデオ信号tそのま
ま出力するような選択出力手段と、上記再生色信号の位
相変動を補正する位相補正手段と、この位相補正に用い
られ基準信号を発掘する基準発振器と、該基準発振器の
発掘周波数knてい倍した信号ケ上記電荷結合素子に転
送りロックとして供給する周波数変換手段とを備えて成
るドロップアウト補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201121A JPS6094592A (ja) | 1983-10-28 | 1983-10-28 | ドロツプアウト補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201121A JPS6094592A (ja) | 1983-10-28 | 1983-10-28 | ドロツプアウト補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6094592A true JPS6094592A (ja) | 1985-05-27 |
Family
ID=16435754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58201121A Pending JPS6094592A (ja) | 1983-10-28 | 1983-10-28 | ドロツプアウト補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094592A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62168165U (ja) * | 1986-04-11 | 1987-10-24 |
-
1983
- 1983-10-28 JP JP58201121A patent/JPS6094592A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62168165U (ja) * | 1986-04-11 | 1987-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100567A (en) | Compensating time-based errors in a reproduced video signal | |
| RU2119271C1 (ru) | Устройство обработки сигнала цветности, способ формирования поднесущей сигнала цветности, способ обработки сигнала цветности, устройство для формирования поднесущей сигнала цветности | |
| JPS6244479B2 (ja) | ||
| US4292648A (en) | Color corrector for a composite color video signal | |
| US3018324A (en) | Stabilization in tape recording and reproduction | |
| JP2680348B2 (ja) | 磁気記録装置及び再生装置 | |
| JPS6094592A (ja) | ドロツプアウト補償回路 | |
| US5404230A (en) | Color burst phase correcting color signal reproducing circuit | |
| US4774594A (en) | Apparatus for reproducing component color video signals time-axis compressed on a recording medium using write clock signals centered between read clock signals | |
| US5802238A (en) | Circuit arrangement for processing a color signal at a carrier frequency higher than a carrier frequency at which the color signal had been recorded | |
| CN100525472C (zh) | 磁带录像机信号处理电路 | |
| US3804974A (en) | Apparatus for recording and reproducing color video signals | |
| JPS6220492A (ja) | カラ−画像記録再生装置又はカラ−テレビジヨン受像機用回路配置 | |
| KR100475029B1 (ko) | 영상신호의기록/재생시지연특성자동보정장치 | |
| JP4050381B2 (ja) | 色信号処理用回路装置 | |
| KR0133398Y1 (ko) | 브이시알 등의 에이피시 회로 | |
| KR0114052Y1 (ko) | 색신호의 변환 및 보상장치 | |
| JP3371930B2 (ja) | 色同期回路 | |
| JPH0435390A (ja) | カラー信号処理装置 | |
| JPS6118277A (ja) | ダビング装置及びダビング信号形成方法 | |
| JPH02249389A (ja) | Fm変調回路 | |
| JPH0752958B2 (ja) | Fm変調回路 | |
| JPS5941635B2 (ja) | ジツタ補正装置 | |
| JPH01248777A (ja) | 時間軸補正方式 | |
| JPH0220993A (ja) | 時間軸補正装置 |