JPS6095593A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6095593A JPS6095593A JP58203805A JP20380583A JPS6095593A JP S6095593 A JPS6095593 A JP S6095593A JP 58203805 A JP58203805 A JP 58203805A JP 20380583 A JP20380583 A JP 20380583A JP S6095593 A JPS6095593 A JP S6095593A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- address
- palette
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、パレット機能付マルチウィンドウ表示を実現
する表示装置に関する、 〔発明の技術的背景とその間電点〕 近年、電子計３１．＆システムの応用分野が多岐に渡り
、その利用技術が高度化するにつれ、マンマシンインタ
ーフェースの要である表示装置゛に対し、高度な機能が
要求されてきている。その１つにマルチウィンドウ機能
がある。
する表示装置に関する、 〔発明の技術的背景とその間電点〕 近年、電子計３１．＆システムの応用分野が多岐に渡り
、その利用技術が高度化するにつれ、マンマシンインタ
ーフェースの要である表示装置゛に対し、高度な機能が
要求されてきている。その１つにマルチウィンドウ機能
がある。
マルチウィンドウ機能とは、表示ｉｉ！１１面上に複数
の領域を設定し、独立した複数のプログラムが個々の領
域を占有し、情報を表示するもので、時には複数の領域
の内容が重ね合わされ、優先順に不透明に表示される。
の領域を設定し、独立した複数のプログラムが個々の領
域を占有し、情報を表示するもので、時には複数の領域
の内容が重ね合わされ、優先順に不透明に表示される。
ところで上記マルチウィンドウ機能を実現させるうえで
各領域での表示ｔゴ他領域からの干渉があってはならな
い。例えば、領域Ａでは棒グラフか表示されており、そ
の棒グラフ中の赤色表示部分を白色に変えても他領域Ｂ
における赤色表示部分位変化し７！い。この様１ζ１台
の表が装置においてマルチウィンドウ表示を使用−ｆる
ことにより複数業妨を遂行できる。
各領域での表示ｔゴ他領域からの干渉があってはならな
い。例えば、領域Ａでは棒グラフか表示されており、そ
の棒グラフ中の赤色表示部分を白色に変えても他領域Ｂ
における赤色表示部分位変化し７！い。この様１ζ１台
の表が装置においてマルチウィンドウ表示を使用−ｆる
ことにより複数業妨を遂行できる。
上記した様に表示画面を複数領域に区分し、独立した複
数のプログラムが各領域を占有し、他領域に影響を与え
ることなく所望の表示を実現する表示装置は第１図に示
す如く構成される。
数のプログラムが各領域を占有し、他領域に影響を与え
ることなく所望の表示を実現する表示装置は第１図に示
す如く構成される。
図において、表示情報は基本色Ｒ−Ｇ−Ｂ毎、ビットマ
ツプ形態にてリフレッシュメモリ（８Ｍ１５ａ−１５ｂ
−１５０）に記憶されており、表示制御部（ＣＴＲＣ７
３）によるコントロールの下、表示に同期して必要情報
が読出され、並直列変換回路（ｐ ７Ｂ １ ｓ ｍ
〜７ ｓ ｃ ） ｋ介し、パレット２Ｉモリ（ＰＭ１
９）へ供給される。一方、メモリ１５ｄｊｌＣはパレッ
ト選択のための情報が格納されており、上記リフレッシ
ュ） モｊ７１５ ｍ・１５ｂ・１５ｃと同様の扱かい
にて並直列変換回路１８ｄを介し、パレットメモリ１９
へ供給される。パレットメモリ１９では、第２図に示す
表に従かい入力データに対するデータ変換（入力＋ １
０８ ａ〜）θＢｅ、出力＋ １０９ａ〜１０９ａ ）
を行ない、図示されない表示モニタに対し表示信号とし
て供給するものである。
ツプ形態にてリフレッシュメモリ（８Ｍ１５ａ−１５ｂ
−１５０）に記憶されており、表示制御部（ＣＴＲＣ７
３）によるコントロールの下、表示に同期して必要情報
が読出され、並直列変換回路（ｐ ７Ｂ １ ｓ ｍ
〜７ ｓ ｃ ） ｋ介し、パレット２Ｉモリ（ＰＭ１
９）へ供給される。一方、メモリ１５ｄｊｌＣはパレッ
ト選択のための情報が格納されており、上記リフレッシ
ュ） モｊ７１５ ｍ・１５ｂ・１５ｃと同様の扱かい
にて並直列変換回路１８ｄを介し、パレットメモリ１９
へ供給される。パレットメモリ１９では、第２図に示す
表に従かい入力データに対するデータ変換（入力＋ １
０８ ａ〜）θＢｅ、出力＋ １０９ａ〜１０９ａ ）
を行ない、図示されない表示モニタに対し表示信号とし
て供給するものである。
上述した如く、従来においては、ウィンドウの独立性を
保つため、パレット選択のためのビットマツプメモリ１
５ｄを余分に持つ必要があり、従ってシステムが高価に
なったといった欠点を持っていた。
保つため、パレット選択のためのビットマツプメモリ１
５ｄを余分に持つ必要があり、従ってシステムが高価に
なったといった欠点を持っていた。
本発明の上記欠点に鑑みてなされたものであり、小量の
ハードウェアを付加することにより、他領域に影響され
ないパレッｌｅ能付マルチウィンドウ表示を実現する安
価な表示装置を提供することを目的とする。
ハードウェアを付加することにより、他領域に影響され
ないパレッｌｅ能付マルチウィンドウ表示を実現する安
価な表示装置を提供することを目的とする。
本発明ｄ土Ｈｂ ［］的を実現するため、リフレッシュ
メモリの１４ｉＪ設に比較的小容−で１替え”Ｅ’ ｈ
Ｌ’。
メモリの１４ｉＪ設に比較的小容−で１替え”Ｅ’ ｈ
Ｌ’。
なアドレスマツプメモリを付加した３、このアドレスマ
ツプメモリにｔ、：ｌ、’＆示ＩＩＩＩＪ御部より出力
される表示アドレスに対応するリフレッ、／、ユメ千リ
アドレスと複数パレットから１パンツｉを選択するため
のパレット選択情報が１込まれている。パレットメモリ
はリフレッシュメモリから表示データを得ると共に上記
パレット選択情報により、予め鉦込まれである情報を出
力する。
ツプメモリにｔ、：ｌ、’＆示ＩＩＩＩＪ御部より出力
される表示アドレスに対応するリフレッ、／、ユメ千リ
アドレスと複数パレットから１パンツｉを選択するため
のパレット選択情報が１込まれている。パレットメモリ
はリフレッシュメモリから表示データを得ると共に上記
パレット選択情報により、予め鉦込まれである情報を出
力する。
上記構成とすることにより、バレッ）Ｍ択のためのビッ
トマツプメモリプレーンを必要とせず、且つ他領域に影
響を与えないパレット機能付マルチウィンドウ表示を実
現できる。
トマツプメモリプレーンを必要とせず、且つ他領域に影
響を与えないパレット機能付マルチウィンドウ表示を実
現できる。
以下、第３図以降を使用して本発明に関し詳述する。第
３図は本発明の実施例を示すブロック図である。図にお
いて、２ノはマイクロプロセッサ（μＣＰＵ）、２２は
メモリ（ＭＥＭ）であって、プログラム及び諸情報が記
憶される。
３図は本発明の実施例を示すブロック図である。図にお
いて、２ノはマイクロプロセッサ（μＣＰＵ）、２２は
メモリ（ＭＥＭ）であって、プログラム及び諸情報が記
憶される。
２３は表示データを後述するリフレッシュメモリから読
出すため、リフレッシュメモリアドレスを表示のタイミ
ングに合わせ順次生成し、且つ水平・垂直同期信号（Ｈ
８ＹＮＣ／ＹＳＹＮＣ）、ブランキング信号（ＨＢＬＡ
ＮＫ）等表示に必要な各種タイミング信号を生成出力す
る表示制御部（ＣＲＴＣ）である。上記マイクロプロセ
ッサ２トメモリ２２・表示制御部２３はシステムで持つ
アドレス・データバス（１０１・２０２）に共通に接続
される。
出すため、リフレッシュメモリアドレスを表示のタイミ
ングに合わせ順次生成し、且つ水平・垂直同期信号（Ｈ
８ＹＮＣ／ＹＳＹＮＣ）、ブランキング信号（ＨＢＬＡ
ＮＫ）等表示に必要な各種タイミング信号を生成出力す
る表示制御部（ＣＲＴＣ）である。上記マイクロプロセ
ッサ２トメモリ２２・表示制御部２３はシステムで持つ
アドレス・データバス（１０１・２０２）に共通に接続
される。
３０はアドレスセレクタ（ＡＳＥＬ）である。
アドレスセレクタ３０は上記マイクロプロセッサ２１が
出力するアドレスと表示制御部２３が出力するアドレス
の一万を選択して後述するアドレスマツプメモリ３ノに
出力する。
出力するアドレスと表示制御部２３が出力するアドレス
の一万を選択して後述するアドレスマツプメモリ３ノに
出力する。
３ノは本発明により刊加されるアドレスマツプメモリ（
ＡＭ）である。アドレスマツフーメそり３１＃−ｉ、上
記アドレスセし・フタ３０出力を得、予め鉦込まれた内
容をビットマツプ形態にて配憶されたリフレッシュメモ
リ３５ｍ・、９５ｂ・３５ｃのアドレス値として出力す
る１、−フイク１１プロセッサ２ノにより鉦替え可能な
メモリでおる。本発明ではこのアドレスマツプメモリ３
Ｉに対し更にパレット選択の情報も付加される。
ＡＭ）である。アドレスマツフーメそり３１＃−ｉ、上
記アドレスセし・フタ３０出力を得、予め鉦込まれた内
容をビットマツプ形態にて配憶されたリフレッシュメモ
リ３５ｍ・、９５ｂ・３５ｃのアドレス値として出力す
る１、−フイク１１プロセッサ２ノにより鉦替え可能な
メモリでおる。本発明ではこのアドレスマツプメモリ３
Ｉに対し更にパレット選択の情報も付加される。
第５図にこの記憶フォーマットが示されている。
計則は後述する。
３４ ａ 〜３４ ｅはアドレスセレクタ（ＳＥＬ）で
ある。アドレスセレクタ３４＊〜３４ｅは、マイクロプ
ロセッサ２１が出力するアドレスと上記アドレスマツプ
メモリ３１が出力するアドレスの一方を選択してリフレ
ッシュメモリ３５ａ〜３５ｅへ出力する。リフレッシュ
メモリ（ＲＭ）３５ａ〜３５ｃはそわぞれ基本色Ｒ−Ｇ
−Ｂ毎、ビットマツプ形態にて表示情報が記憶される。
ある。アドレスセレクタ３４＊〜３４ｅは、マイクロプ
ロセッサ２１が出力するアドレスと上記アドレスマツプ
メモリ３１が出力するアドレスの一方を選択してリフレ
ッシュメモリ３５ａ〜３５ｅへ出力する。リフレッシュ
メモリ（ＲＭ）３５ａ〜３５ｃはそわぞれ基本色Ｒ−Ｇ
−Ｂ毎、ビットマツプ形態にて表示情報が記憶される。
リフレッシュメモリ３５ｈ〜３５ｃにおける記憶の形態
については第７図に示されており、ここでは０〜７番地
をウィンドウＡ区域データ、８〜１６番地をウィンドウ
Ｂ区域データとしている。３６は入力レジスタ（ＩＲＥ
Ｇ）、３７は出力レジスタ（ＯＲＥＧ ）であり、マイ
クロプロセッサ２１がリフレッシュメモリ３５ａ〜３５
ａの内容’ＩｒＲＥＡＤ／ＷＲＩＴＥするときに使用さ
れる。３８ａ〜３８ａは並直列変換回路（Ｐ／Ｓ）であ
る。並直列変換回路３８ａ〜３８ｃは上配りフレッシュ
メモリ３５ｈ〜３５ａから得られる並列データを直列デ
ータに変換し、直列ドツト信号としてパレットメモリ３
９ｍ、３９ｂに供給する。パレットメモリ３９ｍ 、３
９ｂは上記アドレスマツプメモリ３ノより得られるパレ
ット選択情報圧基づき、いずれか一方が選択され、上記
直列ドツト信号を入力として得ることにより予め書込ま
れている内容を図示されない表示モニタへ出力するもの
である。パレットメモリ３９に対する入出力の関係（入
力；３θ８ａ〜３０８ ａ 、出力３０９ ａ 〜３０
９ ａ ）を第６図（＝）・（ｂ）に表形式で示１．で
ある。
については第７図に示されており、ここでは０〜７番地
をウィンドウＡ区域データ、８〜１６番地をウィンドウ
Ｂ区域データとしている。３６は入力レジスタ（ＩＲＥ
Ｇ）、３７は出力レジスタ（ＯＲＥＧ ）であり、マイ
クロプロセッサ２１がリフレッシュメモリ３５ａ〜３５
ａの内容’ＩｒＲＥＡＤ／ＷＲＩＴＥするときに使用さ
れる。３８ａ〜３８ａは並直列変換回路（Ｐ／Ｓ）であ
る。並直列変換回路３８ａ〜３８ｃは上配りフレッシュ
メモリ３５ｈ〜３５ａから得られる並列データを直列デ
ータに変換し、直列ドツト信号としてパレットメモリ３
９ｍ、３９ｂに供給する。パレットメモリ３９ｍ 、３
９ｂは上記アドレスマツプメモリ３ノより得られるパレ
ット選択情報圧基づき、いずれか一方が選択され、上記
直列ドツト信号を入力として得ることにより予め書込ま
れている内容を図示されない表示モニタへ出力するもの
である。パレットメモリ３９に対する入出力の関係（入
力；３θ８ａ〜３０８ ａ 、出力３０９ ａ 〜３０
９ ａ ）を第６図（＝）・（ｂ）に表形式で示１．で
ある。
以下、本発明の動作につき詳ｉｔ）する。
第３図の実施例において、アト【／スフツブメモ９３１
周辺を除けば第１図に示した表示装置と同様の動作を行
うため、説明を簡略化する意味で重複する部分の説明を
省略し、アドレスマツプメモリ３１を中心に第４図〜第
７図を診照しながら動作説明を行なう。横６４０ドツト
、縦４００ドツトの表示画面を、横８０、縦２５に分割
して得られた８×８ドツトの１セルをユニットとし、順
次番号を付すと０〜１９９９の２０００ユニツトが得ら
れる。この様子？ｒＴｈ４図に示す。
周辺を除けば第１図に示した表示装置と同様の動作を行
うため、説明を簡略化する意味で重複する部分の説明を
省略し、アドレスマツプメモリ３１を中心に第４図〜第
７図を診照しながら動作説明を行なう。横６４０ドツト
、縦４００ドツトの表示画面を、横８０、縦２５に分割
して得られた８×８ドツトの１セルをユニットとし、順
次番号を付すと０〜１９９９の２０００ユニツトが得ら
れる。この様子？ｒＴｈ４図に示す。
表示制御部２３ｔｌユ、リフレッシュメモリアドレスと
してアドレスセレクタ３０に対しユニットアドレス値を
、又、図示されない、例えば４ビツトのラスクアドレス
値を順次出力する。上記ユニットアドレス値はアドレス
セレクタ３０を介しアドレスマツプメモリ３ノに与えら
れる。
してアドレスセレクタ３０に対しユニットアドレス値を
、又、図示されない、例えば４ビツトのラスクアドレス
値を順次出力する。上記ユニットアドレス値はアドレス
セレクタ３０を介しアドレスマツプメモリ３ノに与えら
れる。
アドレスマツプメモリ３ノは、第５図に示すメモリ構造
となっており、１エントリイが１３ビット幅（ｂｏ−ｂ
ｌｔ）で栴ｈｙされる。各ビットの意味付けにおいて、
０〜１１ビツトはリフレッシュメモリ３５８〜３５ａア
ドレス（ＲＭＡ−ＤＲ）を示し、ビット１２はパレット
選択ビット（Ｐ−８ＥＬ）となっており、′０″′でパ
レットメモリ３９ａ１１″でパレットメモリ３９ｂを選
択する様に構成される。°上記アドレスマツプメモリ３
１のＯ〜１１ビット目はリフレッシュメモリ３５ａ〜３
５ａ上のユニット番号として意味金持ち、図示されない
ラスクアドレスと共にリフレッシュメモリ３５ｈ〜３５
ｅに供給される。第５図に示すアドレスマツプメモリ３
１の内容を参照すれば、画面上のＯユニット位置にリフ
レッシュメモリ３５１〜３５ｃ上のＯユニットが対応し
、画面上のｎユニット位置にリフレッシュメモリ３５１
〜３５ｃ上のｎユニットが対応している。
となっており、１エントリイが１３ビット幅（ｂｏ−ｂ
ｌｔ）で栴ｈｙされる。各ビットの意味付けにおいて、
０〜１１ビツトはリフレッシュメモリ３５８〜３５ａア
ドレス（ＲＭＡ−ＤＲ）を示し、ビット１２はパレット
選択ビット（Ｐ−８ＥＬ）となっており、′０″′でパ
レットメモリ３９ａ１１″でパレットメモリ３９ｂを選
択する様に構成される。°上記アドレスマツプメモリ３
１のＯ〜１１ビット目はリフレッシュメモリ３５ａ〜３
５ａ上のユニット番号として意味金持ち、図示されない
ラスクアドレスと共にリフレッシュメモリ３５ｈ〜３５
ｅに供給される。第５図に示すアドレスマツプメモリ３
１の内容を参照すれば、画面上のＯユニット位置にリフ
レッシュメモリ３５１〜３５ｃ上のＯユニットが対応し
、画面上のｎユニット位置にリフレッシュメモリ３５１
〜３５ｃ上のｎユニットが対応している。
従がって、リフレッシュメモリ３５ａ〜３５ａの内容か
順次側向上に表示されていることになる。又、θ〜７ユ
ニツトはパレットメモリ３９ｍを、８以降のユニットは
パレットメモリ３９ｂを選択している。
順次側向上に表示されていることになる。又、θ〜７ユ
ニツトはパレットメモリ３９ｍを、８以降のユニットは
パレットメモリ３９ｂを選択している。
第６図（、） −（ｂ）はそｈぞれパレット３９ａ。
３９ｂの内容（入出力の関係）を示し、第７図はリフレ
ッシュメモリ３５ｈ〜３５ａのそれぞれの記憶内容を示
したものである。両図と第５図との関連につき述べると
以下に示す如くなる。
ッシュメモリ３５ｈ〜３５ａのそれぞれの記憶内容を示
したものである。両図と第５図との関連につき述べると
以下に示す如くなる。
卸も、０〜７＠地（θ〜７ユニツト）はウィンドウＡ、
８〜１５番地（８〜１５ユニツト）はウィンドウＢＩＣ
＠する。
８〜１５番地（８〜１５ユニツト）はウィンドウＢＩＣ
＠する。
今、パレットメモリ３９ａの４番地ｉ”１００”から′
″１０１ ”に書替えたとすれば、ウィンドウＡの４番
地（４ユニツト）は赤色からマゼンタに変化する。この
とき、ウィンドウＢの１１１番地１２ユニツト）はもと
のままである。
″１０１ ”に書替えたとすれば、ウィンドウＡの４番
地（４ユニツト）は赤色からマゼンタに変化する。この
とき、ウィンドウＢの１１１番地１２ユニツト）はもと
のままである。
尚、以上はウィンドウ数が２の場合について説明してき
たが、３以上の場合はアドレスマツプメモυ３Ｉのビッ
ト幅とパレットメモリ３９の数を増やすことにより同様
の手法にて対処できる。父、本発明実施例において、パ
レットはカラー表示のみをコントロールするものとして
説明してきたが、他に、グレースケール表示、プリンク
表示咎についてもパレット内回路を付加することにより
実現できるものであることは、ここでの説明を要するま
でもなく当然のことである。
たが、３以上の場合はアドレスマツプメモυ３Ｉのビッ
ト幅とパレットメモリ３９の数を増やすことにより同様
の手法にて対処できる。父、本発明実施例において、パ
レットはカラー表示のみをコントロールするものとして
説明してきたが、他に、グレースケール表示、プリンク
表示咎についてもパレット内回路を付加することにより
実現できるものであることは、ここでの説明を要するま
でもなく当然のことである。
以上説明の如く本発明によればパレット選択のためのビ
ットマツプメモリプレーンを必要とせず、小皺の八−ド
ウエアによりマルチウィンドウ懺示を実現できる。本発
明によれば画面を複数領域に区分し、独立した複数のプ
ログラムが各領域を占有（マルチウィンドウ）シ、複数
の業務を遂行しても互いに他の領域に影響を与えること
なくパレット機能を実現できるものである。
ットマツプメモリプレーンを必要とせず、小皺の八−ド
ウエアによりマルチウィンドウ懺示を実現できる。本発
明によれば画面を複数領域に区分し、独立した複数のプ
ログラムが各領域を占有（マルチウィンドウ）シ、複数
の業務を遂行しても互いに他の領域に影響を与えること
なくパレット機能を実現できるものである。
第１図は従来の表示装置の構成例を示す図、第２図は第
１図に示したパレットの入出力関係を表形式にて示した
図、第３図は本発明の実施例を示すブロック図、第４図
は画面構成を示す図、第５図は第３図に示すアドレスマ
ツプメモリのメモリ構造を示す図、第６図（−）・（ｂ
）はそれぞれ第３図に示したパレッ）Ａ−Ｂの入出力関
係を表形式にて示した図、第７図はリフレッシュメモリ
のメモリ構造を示す図である。 ３１・・・アドレスマツプメモリ、３５・・・リフレッ
シュメモリ、３９・・・パレット。 出願人代理人 弁理士 鈴 ａ 式 彦第７図 ３５ａ ３５ｂ ５ｃ
１図に示したパレットの入出力関係を表形式にて示した
図、第３図は本発明の実施例を示すブロック図、第４図
は画面構成を示す図、第５図は第３図に示すアドレスマ
ツプメモリのメモリ構造を示す図、第６図（−）・（ｂ
）はそれぞれ第３図に示したパレッ）Ａ−Ｂの入出力関
係を表形式にて示した図、第７図はリフレッシュメモリ
のメモリ構造を示す図である。 ３１・・・アドレスマツプメモリ、３５・・・リフレッ
シュメモリ、３９・・・パレット。 出願人代理人 弁理士 鈴 ａ 式 彦第７図 ３５ａ ３５ｂ ５ｃ
Claims (1)
- 表示タイミングに同期して順次出力される表示アドレス
を入力とし、このアドレス値に対応して予め書込まれた
リフレッシュメモリアドレスと複数パレットから１パレ
ツトを選択するパレット選択情報とを出力する書替え可
能なアドレスマツプメモリと、このアドレスマツプメモ
リから得られるデータを入力とし、表示情報を出力する
リフレッシュメモリと、このリフレッシュメモリから得
られる表示情報を入力として得、上記パレット選択情報
により選択されることにより、予め箸込まれている悄麹
ヲ出力する齋替え可能なパレットメモリとを具備するこ
とを％徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203805A JPS6095593A (ja) | 1983-10-31 | 1983-10-31 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203805A JPS6095593A (ja) | 1983-10-31 | 1983-10-31 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6095593A true JPS6095593A (ja) | 1985-05-28 |
Family
ID=16480018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58203805A Pending JPS6095593A (ja) | 1983-10-31 | 1983-10-31 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095593A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61500638A (ja) * | 1983-11-03 | 1986-04-03 | バロ−ス・コ−ポレ−ション | 多重イメ−ジのいくつかが他方のイメ−ジよりも顕著であるようにｃｒｔスクリ−ン上に多重イメ−ジを電子的に表示するシステム |
| JPS626792U (ja) * | 1985-06-28 | 1987-01-16 | ||
| US5028917A (en) * | 1986-02-28 | 1991-07-02 | Yokogawa Medical Systems, Limited | Image display device |
-
1983
- 1983-10-31 JP JP58203805A patent/JPS6095593A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61500638A (ja) * | 1983-11-03 | 1986-04-03 | バロ−ス・コ−ポレ−ション | 多重イメ−ジのいくつかが他方のイメ−ジよりも顕著であるようにｃｒｔスクリ−ン上に多重イメ−ジを電子的に表示するシステム |
| JPS626792U (ja) * | 1985-06-28 | 1987-01-16 | ||
| US5028917A (en) * | 1986-02-28 | 1991-07-02 | Yokogawa Medical Systems, Limited | Image display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH025086A (ja) | カラー表示パネルの表示制御装置 | |
| JPS6095593A (ja) | 表示装置 | |
| JPS6041378B2 (ja) | 画像記憶装置 | |
| KR900002327B1 (ko) | 칼라 화상 표시 장치 | |
| JPS61138292A (ja) | カラ−ブリンクシステム | |
| JPS6292070A (ja) | 画像デ−タの記憶方式 | |
| JPS62242989A (ja) | 表示制御装置 | |
| JPH04232993A (ja) | 画像デ−タ記録、表示回路 | |
| JPS6153692A (ja) | 画像表示装置 | |
| JPH0230515B2 (ja) | ||
| JPH0230516B2 (ja) | ||
| JPS61107385A (ja) | 表示画面制御方式 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPH0418048Y2 (ja) | ||
| JPS6142683A (ja) | Ｃｒｔ表示装置 | |
| JPH01296292A (ja) | 画面表示装置 | |
| JPS62214431A (ja) | メモリアクセス機構 | |
| JPH01123285A (ja) | 画面表示装置 | |
| JPS6198387A (ja) | プレ−ン選択回路 | |
| JPH083700B2 (ja) | カラ−表示画面の切替方式 | |
| JPH0631922B2 (ja) | ディスプレイ装置 | |
| JPH0281088A (ja) | 表示装置 | |
| JPH01197834A (ja) | Ｖｒａｍ制御回路 | |
| JPS62102288A (ja) | ビツトマツプデイスプレイ装置 | |
| JPS6024987B2 (ja) | 画像処理用記憶装置 |