JPS6095970A - 絶縁ゲイト型半導体装置 - Google Patents
絶縁ゲイト型半導体装置Info
- Publication number
- JPS6095970A JPS6095970A JP58204444A JP20444483A JPS6095970A JP S6095970 A JPS6095970 A JP S6095970A JP 58204444 A JP58204444 A JP 58204444A JP 20444483 A JP20444483 A JP 20444483A JP S6095970 A JPS6095970 A JP S6095970A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- type
- electrode
- film
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、基板上の非単結晶半導体を用いた縦チャネル
型の積層型の相補絶縁ゲイト型半導体装置（以下ＩＧＦ
という、相補型ＩＧＦはＣ／ＩＧＦという）に関する。
型の積層型の相補絶縁ゲイト型半導体装置（以下ＩＧＦ
という、相補型ＩＧＦはＣ／ＩＧＦという）に関する。
本発明は絶縁性基板上の第１の導電性電極、第１の半導
体、第２の半導体または絶縁体、第３の半導体および第
２の導電性電極よりなる５層に積層された少なくとも２
つの積層体と、さらにこの２つの積層体の側周辺に、チ
ャネルを形成する第４の非単結晶半導体を設け、そのそ
れぞれの側周辺を用いて一方をＰチャネル型ＩＧＦ （
以下ｒｌＧＦという）〈図面右側に示す）および他方を
ＮチャネルＩＧＦ （以下ＮＩＧＦという）（図面左側
に示す）を設けることを目的とする。
体、第２の半導体または絶縁体、第３の半導体および第
２の導電性電極よりなる５層に積層された少なくとも２
つの積層体と、さらにこの２つの積層体の側周辺に、チ
ャネルを形成する第４の非単結晶半導体を設け、そのそ
れぞれの側周辺を用いて一方をＰチャネル型ＩＧＦ （
以下ｒｌＧＦという）〈図面右側に示す）および他方を
ＮチャネルＩＧＦ （以下ＮＩＧＦという）（図面左側
に示す）を設けることを目的とする。
本発明は１つの積層体を用いつつもその一方の導電性電
極を互いに共通にせしめることにより、Ｃ／ＩＧＦを直
列に連結してインバータ構成と−ｌしめ、また、Ｃ／Ｉ
ｃｐを並列に連結し、その双方の電極を共通して設ける
ことによりスイッチを構成せしめて、１つの積層体であ
りなからＣ／ＩＧＦ構成せしめたことを特徴としζいる
。
極を互いに共通にせしめることにより、Ｃ／ＩＧＦを直
列に連結してインバータ構成と−ｌしめ、また、Ｃ／Ｉ
ｃｐを並列に連結し、その双方の電極を共通して設ける
ことによりスイッチを構成せしめて、１つの積層体であ
りなからＣ／ＩＧＦ構成せしめたことを特徴としζいる
。
従来、単結晶珪素を用いた相補型の絶縁ディト型電界効
果半導体装置（以下Ｃ／ＭＯ５ともいう）が知られてい
る。
果半導体装置（以下Ｃ／ＭＯ５ともいう）が知られてい
る。
その−例を第１図に示す。
図面より明らかなごとく、Ｎ型の単結晶シリコン基板（
１）にＰウェル（９３）を設け、埋置したフィールド絶
縁物（９４）によりアイソレイションをしてＰチャネル
ＭＯ５，ＦＥＴ （１０）、 Ｎ チャネルＦＩＯ５゜
ＦＥＴ （１０’）がそれぞれソース（２３＞、Ｇ３）
、ドレイン（２５）、＜１５）、ゲイト電極（４２）、
（４０）として設けられた場合を示している。
１）にＰウェル（９３）を設け、埋置したフィールド絶
縁物（９４）によりアイソレイションをしてＰチャネル
ＭＯ５，ＦＥＴ （１０）、 Ｎ チャネルＦＩＯ５゜
ＦＥＴ （１０’）がそれぞれソース（２３＞、Ｇ３）
、ドレイン（２５）、＜１５）、ゲイト電極（４２）、
（４０）として設けられた場合を示している。
かかるＣ ７ＭＯ５の集積回路（ＩＣ）は、横チャネル
型であり、電気的には３つのダイオード（９０）。
型であり、電気的には３つのダイオード（９０）。
（９１）、＜９２）によるアイソレイションがなされて
いる。
いる。
この３つのダイオードを有せしめるため、アイソレイシ
ョンの面積が大きくなってしまい、同一チャネル型２つ
のＩＧＦに必要な面積の１．８〜２．５倍もの面積を必
要としてしまった。
ョンの面積が大きくなってしまい、同一チャネル型２つ
のＩＧＦに必要な面積の１．８〜２．５倍もの面積を必
要としてしまった。
これはこの半導体が単結晶であるためであり、どうして
も避けることができない欠点である。そのため、ラッチ
アップ現象等のトラブルが発生してしまった。
も避けることができない欠点である。そのため、ラッチ
アップ現象等のトラブルが発生してしまった。
しかし、半導体としてこの単結晶半導体ではなく、アモ
ルファス珪素を含む非単結晶半導体を用いると、かかる
アイソレイションは実質的に不要となり、ランチアップ
現象も理論的に存在せず、その概念を変えることができ
ることを本発明人は見いだした。
ルファス珪素を含む非単結晶半導体を用いると、かかる
アイソレイションは実質的に不要となり、ランチアップ
現象も理論的に存在せず、その概念を変えることができ
ることを本発明人は見いだした。
本発明は、非単結晶半導体であって、がっＣ／ＩＧＦ
（積層型の縦チャネルであるため、従来の横チャネル単
結晶半導体で用いられるＭＯＳ、ＦＥＴの装置と区別し
てここではＩＧＦという）であるにもかかわらず、アイ
ソレイション用のウェル（第１図（９３） ）を設ける
ことなく、異なるチャネル型を持つ２つの積層体にそれ
ぞれ対構造のＩＧＦを設けることによりＣ／ＩＧＦを得
ることができた。
（積層型の縦チャネルであるため、従来の横チャネル単
結晶半導体で用いられるＭＯＳ、ＦＥＴの装置と区別し
てここではＩＧＦという）であるにもかかわらず、アイ
ソレイション用のウェル（第１図（９３） ）を設ける
ことなく、異なるチャネル型を持つ２つの積層体にそれ
ぞれ対構造のＩＧＦを設けることによりＣ／ＩＧＦを得
ることができた。
即ち、非単結晶半導体においては、形成された半導体膜
の厚さの１０倍以上あればそれを完全に絶縁体として取
り扱うことができる。即ちＰ、Ｉ、Ｎの厚さがそれぞれ
０．１ μ、１μ、０．１ μあると、その巾が１μ、
１０μ、１μ以上は実質的に絶縁体として取り扱うこと
ができる。
の厚さの１０倍以上あればそれを完全に絶縁体として取
り扱うことができる。即ちＰ、Ｉ、Ｎの厚さがそれぞれ
０．１ μ、１μ、０．１ μあると、その巾が１μ、
１０μ、１μ以上は実質的に絶縁体として取り扱うこと
ができる。
このため、従来の単結晶半導体を用いてＣ／ＭＯＳとは
まったく異なるセル面積功小さいＣ／ＩＧＦを本発明に
おいて設けることができた。
まったく異なるセル面積功小さいＣ／ＩＧＦを本発明に
おいて設けることができた。
本発明は、２つのＩＧＦを同一積層体内に対構成せしめ
て、このアイソレイションおよびＩＧＦ配線に必要な面
積を少なくさせたことを特長としている。即ち、単結晶
のＣ／ＭＯＳに比べて、アイソレイションに特に面積を
必要としない。さらに縦チャネル型とすることにより、
第４の半導体であるチャネル形成領域を構成する半導体
は、水素または弗素が添加された珪素を主成分とする非
単結晶半導体を用いている。さらに非単結晶半導体であ
り、単結晶半導体に比べてキャリア移動度が小さいとい
う欠点を有する。そのため、本発明は第２の半導体また
は絶縁体の膜厚を１μまたはそれ以下とし、その結果第
４の半導体に形成されるチャネルを短チャネルとし、Ｉ
ＯＭＩＩＺ以上のカントオフ周波数を有せしめた。
て、このアイソレイションおよびＩＧＦ配線に必要な面
積を少なくさせたことを特長としている。即ち、単結晶
のＣ／ＭＯＳに比べて、アイソレイションに特に面積を
必要としない。さらに縦チャネル型とすることにより、
第４の半導体であるチャネル形成領域を構成する半導体
は、水素または弗素が添加された珪素を主成分とする非
単結晶半導体を用いている。さらに非単結晶半導体であ
り、単結晶半導体に比べてキャリア移動度が小さいとい
う欠点を有する。そのため、本発明は第２の半導体また
は絶縁体の膜厚を１μまたはそれ以下とし、その結果第
４の半導体に形成されるチャネルを短チャネルとし、Ｉ
ＯＭＩＩＺ以上のカントオフ周波数を有せしめた。
かくすることによっｔ、本発明をその設８Ｊ仕様に基づ
いて組み合わせることにより、ブラウン管に代わる平面
テレビ用の固体表示装置の周辺回路等への応用回路を作
ることができた。
いて組み合わせることにより、ブラウン管に代わる平面
テレビ用の固体表示装置の周辺回路等への応用回路を作
ることができた。
第２図および第３図は、本発明を実施するための積層型
ＩＧＦの縦断面図の製造工程を示したものである。
ＩＧＦの縦断面図の製造工程を示したものである。
この図面はＰＩＧＦ （５３）、（５４）とＮＩＧＦ
（５１）、（５２）との２つのＩＧＦをそれぞれ１つの
積層体に作製する製造例を示すが、特に図面ではＰＩＧ
Ｆ （５３）およびＮＩＧＦ （５２）を直列に連結し
たインバータおよびＮＩＧＦ、ＰＩＧＦの４つの例を示
す、さらに集積度を向上させる場合も同一プロセスで作
製が可能である。
（５１）、（５２）との２つのＩＧＦをそれぞれ１つの
積層体に作製する製造例を示すが、特に図面ではＰＩＧ
Ｆ （５３）およびＮＩＧＦ （５２）を直列に連結し
たインバータおよびＮＩＧＦ、ＰＩＧＦの４つの例を示
す、さらに集積度を向上させる場合も同一プロセスで作
製が可能である。
第２図（Ａ）において、絶縁基板例えば石英ガラスまた
はホウ珪酸ガラスの基板（１）上に酸化スズ＋ ＴｘＳ
ｔ、 Ｊ＋Ｃｒ等の第１の導電膜（２）を下側電極、リ
ードとして設けた。この実施例ではＣｒを主成分とする
導電膜を０．２μの厚さに形成している。これに選択エ
ッチを第１のマスク■を用いて施した。さらにこの上面
にＰまたはＮ型の導電型を有する第１の非単結晶半導体
（ここではＰ型とする）（３）（以下用ニｓ１という）
を１００〜３０００人を公知のｐｃｖｃｏ法により形成
した。この後、フォトレジスト（７１ンを第２のマスク
■を用い、半導体（３）をＰＩＧＦの領域（１ｏ）上に
選択的に形成した。
はホウ珪酸ガラスの基板（１）上に酸化スズ＋ ＴｘＳ
ｔ、 Ｊ＋Ｃｒ等の第１の導電膜（２）を下側電極、リ
ードとして設けた。この実施例ではＣｒを主成分とする
導電膜を０．２μの厚さに形成している。これに選択エ
ッチを第１のマスク■を用いて施した。さらにこの上面
にＰまたはＮ型の導電型を有する第１の非単結晶半導体
（ここではＰ型とする）（３）（以下用ニｓ１という）
を１００〜３０００人を公知のｐｃｖｃｏ法により形成
した。この後、フォトレジスト（７１ンを第２のマスク
■を用い、半導体（３）をＰＩＧＦの領域（１ｏ）上に
選択的に形成した。
さらに、Ｎ型の非単結晶半導体（３＃）を２００〜１０
００人の厚さに領域（１０’）およびレジスト（７１）
上に作製した０図面では、Ｐ型半導体（３）は５ｉｘＣ
＋−ｘ（０＜ｘ＜１ 例えばｘ＝０．１）とし、Ｎ型の
半導体（３°〉は微結晶半導体とした。この後半導体（
３′）の下側のレジスト（７１）を超音波を用いて溶去
した。するとこのレジスト上のＮ型平導体も同時にリフ
トオフされ、除去することができた。かくして第２図（
Ｃ）に示すごとく、第１の半導体（３）、（３’）であ
るＰ型半導体（３）、Ｎ型半導体（３りを柵略同一平面
をなして第１の電極（２）上に形成させることができた
。即ち、１つのフォトレジストを一回は選択エツチング
、さらにリフトオフ用レジストとして用いることにより
基＠（１）またはその上の電極上の全面にＰ型半導体領
域（３）とＮ型半導体領域（３′）とを作ることができ
た。さらにこのそれぞれの半導体は互いに密接すること
がないため、Ｐ型半導体層へのＮ型の不純物の混入、ま
たその逆もなく、それぞれの半導体をＰおよびＮとする
ことができた。
００人の厚さに領域（１０’）およびレジスト（７１）
上に作製した０図面では、Ｐ型半導体（３）は５ｉｘＣ
＋−ｘ（０＜ｘ＜１ 例えばｘ＝０．１）とし、Ｎ型の
半導体（３°〉は微結晶半導体とした。この後半導体（
３′）の下側のレジスト（７１）を超音波を用いて溶去
した。するとこのレジスト上のＮ型平導体も同時にリフ
トオフされ、除去することができた。かくして第２図（
Ｃ）に示すごとく、第１の半導体（３）、（３’）であ
るＰ型半導体（３）、Ｎ型半導体（３りを柵略同一平面
をなして第１の電極（２）上に形成させることができた
。即ち、１つのフォトレジストを一回は選択エツチング
、さらにリフトオフ用レジストとして用いることにより
基＠（１）またはその上の電極上の全面にＰ型半導体領
域（３）とＮ型半導体領域（３′）とを作ることができ
た。さらにこのそれぞれの半導体は互いに密接すること
がないため、Ｐ型半導体層へのＮ型の不純物の混入、ま
たその逆もなく、それぞれの半導体をＰおよびＮとする
ことができた。
さらに、第２の半導体または絶縁体（４）（以下単にＳ
２というＸｏ、３〜３μ）をｐＣｖｏ法により積層した
。
２というＸｏ、３〜３μ）をｐＣｖｏ法により積層した
。
ここではＳＩ、 Ｎ４−、 （０≦Ｘ≦４）とした。ｍ
」ち、ｘ＝Ｑでは絶縁体に、０＜ｘ≦４では半導体また
半Ｉ＠縁体となる。さらに再びＰ型半導体（５）および
Ｎ型半導体（５′）を２００−１０００人の厚さに形成
し、第３のマスク■を用いて同様のリフトオフプロセス
を用い実施した。
」ち、ｘ＝Ｑでは絶縁体に、０＜ｘ≦４では半導体また
半Ｉ＠縁体となる。さらに再びＰ型半導体（５）および
Ｎ型半導体（５′）を２００−１０００人の厚さに形成
し、第３のマスク■を用いて同様のリフトオフプロセス
を用い実施した。
かくして第１の半導体と同一導電型を存する第３の半導
体（，５＞、＜ ５ ’） （以下用ニ８３という）＜
２００人〜０．２μ）を積層（スタック即ちＳという）
して第２図（Ｃ）を得た。そして第３の半導体（ｓ３）
もＰ型半導体（５）、Ｎ型半導体（５′）を同一平面に
選択的に作製することができた。この積層にょリ、領域
（１０）はＰＩＦ構造（夏は絶縁体または真性半導体）
を有せしめ、また領域（１０’）はＮＩＮ接合を有せし
めた。
体（，５＞、＜ ５ ’） （以下用ニ８３という）＜
２００人〜０．２μ）を積層（スタック即ちＳという）
して第２図（Ｃ）を得た。そして第３の半導体（ｓ３）
もＰ型半導体（５）、Ｎ型半導体（５′）を同一平面に
選択的に作製することができた。この積層にょリ、領域
（１０）はＰＩＦ構造（夏は絶縁体または真性半導体）
を有せしめ、また領域（１０’）はＮＩＮ接合を有せし
めた。
第３図（Ａ）において、半導体（５）、＜５’）の上面
ニＩＴＯ（酸化インジューム・スズ入ＭｏＳ Ｉ、 ＋
Ｔ ｒ Ｓ ｉａ ＋ＷＳＩ、＋ Ｗ、Ｔｉ、Ｍｏ等
の耐熱性金属の第２の導体（６）ここではＣｒを電子ビ
ーム法により０．２μの厚さに積層した０次にこの第２
の導体のうち積層体（５０）。
ニＩＴＯ（酸化インジューム・スズ入ＭｏＳ Ｉ、 ＋
Ｔ ｒ Ｓ ｉａ ＋ＷＳＩ、＋ Ｗ、Ｔｉ、Ｍｏ等
の耐熱性金属の第２の導体（６）ここではＣｒを電子ビ
ーム法により０．２μの厚さに積層した０次にこの第２
の導体のうち積層体（５０）。
（５０’）を設けるための不要部分を第４のフォトマス
ク■を用いて除去した。
ク■を用いて除去した。
図面ではＰＩＧＦ （５３）、＜５４）を同一積層体で
互いに独立動作をさせるため、第２の導体（６）を選択
除去した。
互いに独立動作をさせるため、第２の導体（６）を選択
除去した。
さらに積層上にＬＰ ＣＶＤ法（減圧気相法人ＰＣＶＤ
法または光ＣＶＤ法により０．３〜１μの厚さに酸化珪
素膜（７）を形成した。 ＰＣＶＤ法の場合はＮＬｏと
ＳｔＨ＋との反応を２５０℃で行わしめた。
法または光ＣＶＤ法により０．３〜１μの厚さに酸化珪
素膜（７）を形成した。 ＰＣＶＤ法の場合はＮＬｏと
ＳｔＨ＋との反応を２５０℃で行わしめた。
この第１、第３の半導体のＮ、Ｐ層をＮ”ＮまたはＰ”
ＰとしてＮ”ＮＩＮＮ”、Ｐ”ＰＩＰＰ＋（Ｉは絶縁体
または真性半導体）としてＰまたはＮと第１１第２の電
極との接触抵抗を下げることは有効であった。
ＰとしてＮ”ＮＩＮＮ”、Ｐ”ＰＩＰＰ＋（Ｉは絶縁体
または真性半導体）としてＰまたはＮと第１１第２の電
極との接触抵抗を下げることは有効であった。
かくのごとくにして、第１の導体、第１の半導体、第２
の半導体または絶縁体、第３の半導体、第２の導体を層
状に形成して得た。
の半導体または絶縁体、第３の半導体、第２の導体を層
状に形成して得た。
次に第３図（Ｂ）に示すごとく、マスク■を用いてそれ
ぞれの絶縁体（７入場体（６）および５１゜５２．５３
を選択エツチング法により除去し、２つの積層体（５０
）、（５０ゝ）を形成した。即ち、“積層体（５６）。
ぞれの絶縁体（７入場体（６）および５１゜５２．５３
を選択エツチング法により除去し、２つの積層体（５０
）、（５０ゝ）を形成した。即ち、“積層体（５６）。
（５０’）におけるそれぞれの絶縁体（１７）、（２７
）第２の導体（１６）、＜２６） ５１．Ｓ２．Ｓ３を
互いに概略同一形状に形成して設けた。これらはすべて
同一マスク■でマイクロ波（２，４５Ｇｌｌ！ ）の異
方性プラズマ気相エッチ法を用いた。エッチ用気体はＣ
へ、肝またはル＋ＯＬの混合気体を用いた。圧力は０．
１−０．５ｔｏｒｒ出力２００−として、エッヂ速度２
００人／分とした。
）第２の導体（１６）、＜２６） ５１．Ｓ２．Ｓ３を
互いに概略同一形状に形成して設けた。これらはすべて
同一マスク■でマイクロ波（２，４５Ｇｌｌ！ ）の異
方性プラズマ気相エッチ法を用いた。エッチ用気体はＣ
へ、肝またはル＋ＯＬの混合気体を用いた。圧力は０．
１−０．５ｔｏｒｒ出力２００−として、エッヂ速度２
００人／分とした。
かくしである積層体（５０）はＳｌ （Ｐ）、Ｓ２ （
］）。
］）。
５３（Ｐ）とし、また他の積層体（５０’）はＳｌ （
Ｎ）、５２ （１）、Ｓ３ （Ｎ）として設けた。
Ｎ）、５２ （１）、Ｓ３ （Ｎ）として設けた。
この後、これらＮチャネルＩＧＦ用の積層体（５０’）
即ち領域（１０’）における第１の導体（１２）、（１
２’）、５ｌ（１３）、＜１３’）、Ｓ２ （１４）、
Ｓ３ （１５）、（１５’）、第２の導体（１６）およ
びＰチャネルＩＧＦ用の積層体（５０）即ちブロック（
１０）における第１の導体（２２＞、＜２２’）Ｓｌ
（２３）、（２３′）、Ｓ２ （２４）、Ｓ３ （２５
）、＜２５’）、第２の導体（２６）、＜ ２６ ）を
覆ってチャネル形成領域を構成する真性またはＰ−また
はＮ−型の非単結晶半導体を第４の半導体（３５）とし
て積層させた。この第４の半導体（３５）は、基板上に
シランのグロー放電法（ＰＣＶＤ法）、光ＣＶＤ法、Ｌ
Ｔ ＣＶＤ法（ＨＯＭＯＣＶＤ法ともいう）を利用して
、室温〜５００℃の温度例えばＰＣＶＤ法における２５
０℃、０．１ｔｏｒｒ、３０１１，１３．５６ＭＨｚの
条件下にて設けたもので、非晶質（アモルファス）また
は半非晶質（セミアモルファス）または多結晶構造の非
単結晶珪素半導体を用いている。本発明においては水素
または弗素が添加されたアモルファスまたはセミアモル
ファスの珪素半導体を中心として示す。
即ち領域（１０’）における第１の導体（１２）、（１
２’）、５ｌ（１３）、＜１３’）、Ｓ２ （１４）、
Ｓ３ （１５）、（１５’）、第２の導体（１６）およ
びＰチャネルＩＧＦ用の積層体（５０）即ちブロック（
１０）における第１の導体（２２＞、＜２２’）Ｓｌ
（２３）、（２３′）、Ｓ２ （２４）、Ｓ３ （２５
）、＜２５’）、第２の導体（２６）、＜ ２６ ）を
覆ってチャネル形成領域を構成する真性またはＰ−また
はＮ−型の非単結晶半導体を第４の半導体（３５）とし
て積層させた。この第４の半導体（３５）は、基板上に
シランのグロー放電法（ＰＣＶＤ法）、光ＣＶＤ法、Ｌ
Ｔ ＣＶＤ法（ＨＯＭＯＣＶＤ法ともいう）を利用して
、室温〜５００℃の温度例えばＰＣＶＤ法における２５
０℃、０．１ｔｏｒｒ、３０１１，１３．５６ＭＨｚの
条件下にて設けたもので、非晶質（アモルファス）また
は半非晶質（セミアモルファス）または多結晶構造の非
単結晶珪素半導体を用いている。本発明においては水素
または弗素が添加されたアモルファスまたはセミアモル
ファスの珪素半導体を中心として示す。
さらに、その上面に同一反応炉にて、第４の半導体表面
を大気に触れさせることなく窒化珪素膜（３４）を光Ｃ
ＶＤ法にてシラン（ジシランでも可）とアンモニアとを
水銀励起法の気相反応により作製し、厚さは３００〜２
０００人とした。
を大気に触れさせることなく窒化珪素膜（３４）を光Ｃ
ＶＤ法にてシラン（ジシランでも可）とアンモニアとを
水銀励起法の気相反応により作製し、厚さは３００〜２
０００人とした。
この絶縁膜は１３．５６ＭＨｚ〜２．４５Ｇｌｌｚの周
波数の電磁エネルギにより活性化した窒素またはアンモ
ニア雰囲気に１００〜４００℃浸して固相−気相反応の
窒化珪素を形成してもよい。
波数の電磁エネルギにより活性化した窒素またはアンモ
ニア雰囲気に１００〜４００℃浸して固相−気相反応の
窒化珪素を形成してもよい。
また、ＰＣＶＤ法により窒化珪素を形成さセてもよい。
すると５２ （’１４ ）、＜ ２４ ）の側周辺では
、チャネル形成領域（９′）（９）とその上のゲイト絶
縁物（３４）として構成させ得た。第４の半導体（３５
）はＳｌ、Ｓ３とはダイオード接合を構成させている。
、チャネル形成領域（９′）（９）とその上のゲイト絶
縁物（３４）として構成させ得た。第４の半導体（３５
）はＳｌ、Ｓ３とはダイオード接合を構成させている。
この第４の半導体（３５＞（例えばＰ型の珪素）および
ゲイト絶縁物（３４）を最初領域（５２）、（５３）に
対してのみ設け、さらに酸化珪素物マスクをして領域（
１０）に他の第４の半導体（例えばＮ型の珪素）および
絶縁物を積層し、それぞれの領域に適した微量のＰまた
はＮ型の不純物が添加された半導体とすることは、１枚
のマスクが増加するがスレンシェホールト電圧の制御に
関して有効である。
ゲイト絶縁物（３４）を最初領域（５２）、（５３）に
対してのみ設け、さらに酸化珪素物マスクをして領域（
１０）に他の第４の半導体（例えばＮ型の珪素）および
絶縁物を積層し、それぞれの領域に適した微量のＰまた
はＮ型の不純物が添加された半導体とすることは、１枚
のマスクが増加するがスレンシェホールト電圧の制御に
関して有効である。
第３図（Ｂ）において、さらに第６のマスク■により電
極穴開けを行い、この後この積層体上のゲイト絶縁物の
窒化珪素膜（３４）を覆って第２の導電膜（３０）を０
．３〜１μの厚さに形成した。
極穴開けを行い、この後この積層体上のゲイト絶縁物の
窒化珪素膜（３４）を覆って第２の導電膜（３０）を０
．３〜１μの厚さに形成した。
この導電膜（３０）はＩＴＯ（酸化インジューム・スズ
）のごとき透光性導電膜、 ＴｉＳｉ、、Ｍｏ５ｔ、
ＪＳｉＬ。
）のごとき透光性導電膜、 ＴｉＳｉ、、Ｍｏ５ｔ、
ＪＳｉＬ。
Ｗ、Ｔｉ＋Ｍｏ等の耐熱性導電膜としてもよい。ここで
はＮ型の不純物の多量にドープされた珪素半導体をＰＣ
ＶＤ法で作った。即ち、０．４ μの厚さにリンが１％
添加され、かつ微結晶性（粒径５０〜３００人）の非単
結晶半導体をＰＣＶＤ法で作製した。
はＮ型の不純物の多量にドープされた珪素半導体をＰＣ
ＶＤ法で作った。即ち、０．４ μの厚さにリンが１％
添加され、かつ微結晶性（粒径５０〜３００人）の非単
結晶半導体をＰＣＶＤ法で作製した。
この後、この上面に第７のマスク■によりレジスト（３
８）、（３８’）、（３８つを形成した。
８）、（３８’）、（３８つを形成した。
さらに第３図（Ｃ）に示されるごとく、第７のフォトリ
ソグラフィ技術■により垂直方向よりの異方性エッチを
第５のフォトリソグラフィと同様に行った。即ち例えば
ＣＦＬＣｌ、 、 ＣＰ、 ＋ＯＬ、 ＩＩＦ等の反応
性気体をマイクロ波にてプラズマ化し、さらにこのプラ
ズマを基板の上方より加えた。すると導体（３０）は、
平面上（上表面）は厚さく０．４μ）をエッチすると、
この被膜は除去されるが、側面では積層体の厚さおよび
被膜の厚さの合計の２〜３μを垂直方向に有する。この
ため、図面に示すごとき垂直方向よりの異方性エッチを
行うと、破線（３９）、（３９’）のごとくにこれら導
体をマスク（３Ｂ）。
ソグラフィ技術■により垂直方向よりの異方性エッチを
第５のフォトリソグラフィと同様に行った。即ち例えば
ＣＦＬＣｌ、 、 ＣＰ、 ＋ＯＬ、 ＩＩＦ等の反応
性気体をマイクロ波にてプラズマ化し、さらにこのプラ
ズマを基板の上方より加えた。すると導体（３０）は、
平面上（上表面）は厚さく０．４μ）をエッチすると、
この被膜は除去されるが、側面では積層体の厚さおよび
被膜の厚さの合計の２〜３μを垂直方向に有する。この
ため、図面に示すごとき垂直方向よりの異方性エッチを
行うと、破線（３９）、（３９’）のごとくにこれら導
体をマスク（３Ｂ）。
（３８す（３８Ｈ＞のある領域以外にも残すことができ
た。
た。
その結果、第３図（Ｃ）に示ずごと（、積層体（１０）
、＜１０’）の側周辺のみに選択的にディト電極用残存
物（３９）、＜３９’）を設けることができた。本発明
は、この残存物をゲイ１〜電極（４０＞、＜ ４１ ）
、＜ ４２ ）、＜ ４３ ）とし、それらは第２の半
導体（１６＞、（２６）の上方には存在せず、結果とし
て第２の半導体とゲイト電極との寄生容量を実質的にな
いに等しくすることができた。
、＜１０’）の側周辺のみに選択的にディト電極用残存
物（３９）、＜３９’）を設けることができた。本発明
は、この残存物をゲイ１〜電極（４０＞、＜ ４１ ）
、＜ ４２ ）、＜ ４３ ）とし、それらは第２の半
導体（１６＞、（２６）の上方には存在せず、結果とし
て第２の半導体とゲイト電極との寄生容量を実質的にな
いに等しくすることができた。
図面において、積層体（５０）、＜５０’）の側周辺の
導体のうち、ゲイト電極およびそのリ−Ｆ （４０）〜
（４３）とする以外の他の側周辺の導体を第８のフォト
マスク■により水平方向の気相エッチ法により除去しそ
れぞれのディトを独立動作させた。
導体のうち、ゲイト電極およびそのリ−Ｆ （４０）〜
（４３）とする以外の他の側周辺の導体を第８のフォト
マスク■により水平方向の気相エッチ法により除去しそ
れぞれのディトを独立動作させた。
かくして第３図（Ｃ）を得た。
Ａ −Ａ’を中心とした縦断面図の第４図（Ａ）の平面
図を第３図（Ａ）として示す、またその電気的等価回路
を第４図（Ｂ）に示す０図面より明らかなどと＜ （５
３）、＜５４）はＰＩＧＦ、（５１）、（５２） ！よ
ＮＩＧＦである０番号はそれぞれ第３図（Ｃ）に対応さ
せている。
図を第３図（Ａ）として示す、またその電気的等価回路
を第４図（Ｂ）に示す０図面より明らかなどと＜ （５
３）、＜５４）はＰＩＧＦ、（５１）、（５２） ！よ
ＮＩＧＦである０番号はそれぞれ第３図（Ｃ）に対応さ
せている。
第４図（Ａ ）、（Ｂ ）および第３図（Ｃ）にて明ら
かなごとく、２つのブロックの異なる導電型のＩＧＦを
互いに連結させてＣ／ＩＧＦを有せしめることができる
。ここでは４つのＩＧＦ （５１）〜（５４）を有し、
それぞれ対を為す２つのチャネル（９）、＜９’）のと
４つを有する。そしてＩ Ｇ Ｆ （５２）、（５３）
によりインバータとして構成させることができた。この
ため、ゲイト電極（４１）、（４２）は互いに連結し入
力（６３）とし、第１の導体は互いに共通させて出力（
６４）としている。
かなごとく、２つのブロックの異なる導電型のＩＧＦを
互いに連結させてＣ／ＩＧＦを有せしめることができる
。ここでは４つのＩＧＦ （５１）〜（５４）を有し、
それぞれ対を為す２つのチャネル（９）、＜９’）のと
４つを有する。そしてＩ Ｇ Ｆ （５２）、（５３）
によりインバータとして構成させることができた。この
ため、ゲイト電極（４１）、（４２）は互いに連結し入
力（６３）とし、第１の導体は互いに共通させて出力（
６４）としている。
ドレイン電圧ｖ、ｅは（６２）、 Ｖ、、は（６５）に
連結している。ここで重要なことは１つのプロ・ツクに
２つのＩＧＦがあってもそれらはまった（独立して扱う
ことができる。このことによりＩＧＦは１つの積層体の
片側に複数個配設しても、それらが１０μ以上離れてい
れば同様に独立動作をさせることができる。さらにゲイ
ト電極（６３）が２つの積層体の３３上を横切っても横
方向の非単結晶特有の絶縁性のためＩＧＦ （５２）、
＜５３）には寄生容量の発生を促さない。
連結している。ここで重要なことは１つのプロ・ツクに
２つのＩＧＦがあってもそれらはまった（独立して扱う
ことができる。このことによりＩＧＦは１つの積層体の
片側に複数個配設しても、それらが１０μ以上離れてい
れば同様に独立動作をさせることができる。さらにゲイ
ト電極（６３）が２つの積層体の３３上を横切っても横
方向の非単結晶特有の絶縁性のためＩＧＦ （５２）、
＜５３）には寄生容量の発生を促さない。
また領域（７２）においては下側の電極が設置３られて
いないため、ゲイト（６３）によりチャネルが０「オン
」になっても、上側の第２の導体（６２）（６５）と第
１の導体（６４）とが電気的に絶縁されている。即ち、
（７２）のアイソレイション領域の存在により、第１図
に示すごときダイオードによるアイソレイションが不要
であるという非単結晶珪素の特性を本発明のＩＧＦは用
いている。
いないため、ゲイト（６３）によりチャネルが０「オン
」になっても、上側の第２の導体（６２）（６５）と第
１の導体（６４）とが電気的に絶縁されている。即ち、
（７２）のアイソレイション領域の存在により、第１図
に示すごときダイオードによるアイソレイションが不要
であるという非単結晶珪素の特性を本発明のＩＧＦは用
いている。
即ち、本発明のＣ／ＩＧＦにおいては、第１の導体を半
導体（Ｓｌ−Ｓ４）が覆い、第２の導体と約１０μ以上
の横方向のアイソレイション領域（７２）を設けること
により、クロストーク、リークを除去することができる
。これはＩＣ化をする時の設計ル−ルとして重要である
。
導体（Ｓｌ−Ｓ４）が覆い、第２の導体と約１０μ以上
の横方向のアイソレイション領域（７２）を設けること
により、クロストーク、リークを除去することができる
。これはＩＣ化をする時の設計ル−ルとして重要である
。
即ち、図面では２つのＩＧＦ （５１）、＜５２）およ
び（５３）、＜５４）を対（ペア）として設けることが
できる。これは２つのＩＧＦのチャネル間の半導体また
は絶縁体が絶縁性であり、１０μ以上の巾をＳｌ 、
Ｓ２゜８３が有すれば数十ＭΩの抵抗となり、実質的に
独立構成をし得るためであり、その特性を利用すること
により結晶半導体とはまったく異なった縦チャネル型の
構造を有せしめることができた。
び（５３）、＜５４）を対（ペア）として設けることが
できる。これは２つのＩＧＦのチャネル間の半導体また
は絶縁体が絶縁性であり、１０μ以上の巾をＳｌ 、
Ｓ２゜８３が有すれば数十ＭΩの抵抗となり、実質的に
独立構成をし得るためであり、その特性を利用すること
により結晶半導体とはまったく異なった縦チャネル型の
構造を有せしめることができた。
本発明の第４の半導体（３０）はアモルファス珪素を含
む非単結晶半導体を用い、その中の不対結合手の中和用
に水素を用いており、その表面を大気に触れさせること
なくゲイト絶縁物を作製している。さらにこの第４の半
導体上にはフォトレジストをそのプロセス中に触れさせ
ることがなく、特性劣化がない、さらにこの半導体とＰ
またはＮ１７）Ｓｌ、Ｓ３とは十分ダイオード特性を有
せしめるため、製造上の難点がまったくないという他の
特長を有する。
む非単結晶半導体を用い、その中の不対結合手の中和用
に水素を用いており、その表面を大気に触れさせること
なくゲイト絶縁物を作製している。さらにこの第４の半
導体上にはフォトレジストをそのプロセス中に触れさせ
ることがなく、特性劣化がない、さらにこの半導体とＰ
またはＮ１７）Ｓｌ、Ｓ３とは十分ダイオード特性を有
せしめるため、製造上の難点がまったくないという他の
特長を有する。
本発明のＩＧＦの応用に関し、電子移動度がホールに比
べて５〜３０倍もあるため、ＶＬＳＩにおいてこのＣ／
ＩＧＦを一部に用い、さらに他部をＮチャネル型動作と
するのが好ましい。
べて５〜３０倍もあるため、ＶＬＳＩにおいてこのＣ／
ＩＧＦを一部に用い、さらに他部をＮチャネル型動作と
するのが好ましい。
例えば平面型ディスプレイ（固体表示語Ｗ、）における
マトリックス構成をする絵素用のトランジスタはＮＩＧ
Ｆとし、その周辺部分はデコーダ、ドライバはＣ／ＩＧ
Ｆとしてその動作特性の向上、消費電力の低減化を図る
ことがその代表的応用として用い得る。
マトリックス構成をする絵素用のトランジスタはＮＩＧ
Ｆとし、その周辺部分はデコーダ、ドライバはＣ／ＩＧ
Ｆとしてその動作特性の向上、消費電力の低減化を図る
ことがその代表的応用として用い得る。
この発明において、チャネル長はＳ２ （１４）、＜２
４）の厚さで決められ、一般には０．１〜３μここでは
１．０μとした。かくのごとき短チャネルのため非単結
晶半導体（２５）の移動度が単結晶の１１５〜１／１０
０Ｌ、かないにもかかわらず、１０Ｍ１ｌｚ以上のカッ
トオフ周波数特性を双対のトランジスタに有せしめた。
４）の厚さで決められ、一般には０．１〜３μここでは
１．０μとした。かくのごとき短チャネルのため非単結
晶半導体（２５）の移動度が単結晶の１１５〜１／１０
０Ｌ、かないにもかかわらず、１０Ｍ１ｌｚ以上のカッ
トオフ周波数特性を双対のトランジスタに有せしめた。
かくして、Ｃ／ＩＧＦインバータとしてシ、ｊ＝１０Ｖ
Ｖ６％−１０Ｖ、動作周波数１７．６Ｍ１ｌｚを得るこ
とができた。
Ｖ６％−１０Ｖ、動作周波数１７．６Ｍ１ｌｚを得るこ
とができた。
また逆方向リークは、第１図に示すようなＳｌまたは５
３４ＳｉｘＣｚ （０＜ Ｋ ＜ １ 例えばｘ＝ｏ、
２ンとすることにより、さらにｓ２をＳｉ３ Ｎａ３
（０≦Ｘ≦４）または５ｉｘＣぺ（０くｘ≦１）として
絶縁物化することにより、この５１．５３の不純物が３
２に流入することが少なくなり、このＮ−１接合または
Ｐ−■接合のリークは逆方向に１ｏｖを加えても１０ｎ
Ａ／ｃｄ以下であった。これは単結晶の逆リークよりも
さらに２〜３桁も少なく、非単結晶半導体特有の物性を
積極的に利用したことによる好ましいものであった。さ
らに高温での動作において、電極の金属が非単結晶の８
１、ｓ３内に混入して不良になりやすいため、この電極
に密接した側を５ｉｘＣ：１−ｘ（０＜ｘ＜１例えばｘ
＝０．２）とした、その結果１５０℃で１０００時間動
作させたが何等の動作不良が１０００素子を評価しても
見られなか、た、これはこの電極に密接してアモルファ
ス珪素のみで５１またはＳ３を形成した場合、１５０℃
で１０時間も耐えないことを考えると、きわめて高い信
頼性の向上となった。
３４ＳｉｘＣｚ （０＜ Ｋ ＜ １ 例えばｘ＝ｏ、
２ンとすることにより、さらにｓ２をＳｉ３ Ｎａ３
（０≦Ｘ≦４）または５ｉｘＣぺ（０くｘ≦１）として
絶縁物化することにより、この５１．５３の不純物が３
２に流入することが少なくなり、このＮ−１接合または
Ｐ−■接合のリークは逆方向に１ｏｖを加えても１０ｎ
Ａ／ｃｄ以下であった。これは単結晶の逆リークよりも
さらに２〜３桁も少なく、非単結晶半導体特有の物性を
積極的に利用したことによる好ましいものであった。さ
らに高温での動作において、電極の金属が非単結晶の８
１、ｓ３内に混入して不良になりやすいため、この電極
に密接した側を５ｉｘＣ：１−ｘ（０＜ｘ＜１例えばｘ
＝０．２）とした、その結果１５０℃で１０００時間動
作させたが何等の動作不良が１０００素子を評価しても
見られなか、た、これはこの電極に密接してアモルファ
ス珪素のみで５１またはＳ３を形成した場合、１５０℃
で１０時間も耐えないことを考えると、きわめて高い信
頼性の向上となった。
以上の説明においては、チャネル形成領域として第４の
半導体を用いた。しかし第２の半導体を水素が添加され
た非単結晶珪素とし、この側表面部をしてチャネル形成
領域とすることも可能である。Ｊ８１ち、ゲイト絶縁物
は第１．ｆｆ１２および第３の半導体の側表面上に第３
図と同様にして作製した。そして、一方の領域（１０）
にＰＩＦ接合を構成し、他方の領域（１０’）がＮｆＮ
接合とすることにより、Ｃ／ＩＧＦを作った。
半導体を用いた。しかし第２の半導体を水素が添加され
た非単結晶珪素とし、この側表面部をしてチャネル形成
領域とすることも可能である。Ｊ８１ち、ゲイト絶縁物
は第１．ｆｆ１２および第３の半導体の側表面上に第３
図と同様にして作製した。そして、一方の領域（１０）
にＰＩＦ接合を構成し、他方の領域（１０’）がＮｆＮ
接合とすることにより、Ｃ／ＩＧＦを作った。
かかる構造とすることにより、第４の半導体を積層する
工程が減少する特長を有す。しかし第２の半導体の表面
は第５のマスクのエツチングにより大気等に触れるため
、界面で再結合中心が多くなり、周波数特性は３〜４Ｍ
１１２も下がってしまった。
工程が減少する特長を有す。しかし第２の半導体の表面
は第５のマスクのエツチングにより大気等に触れるため
、界面で再結合中心が多くなり、周波数特性は３〜４Ｍ
１１２も下がってしまった。
以上の説明のごとく、本発明は積層型のＩＧＩｉのため
、従来のように高精度のフォトリソグラフィ技術を用い
ることなく、基板特に絶縁基板上に複数個のＣ／ＩＧＦ
を作ることが可能になった。そしてその応用として、イ
メージセンサ、液晶表示ディスプレイにまで鉛層させる
ことが可能になった。
、従来のように高精度のフォトリソグラフィ技術を用い
ることなく、基板特に絶縁基板上に複数個のＣ／ＩＧＦ
を作ることが可能になった。そしてその応用として、イ
メージセンサ、液晶表示ディスプレイにまで鉛層させる
ことが可能になった。
本発明における非単結晶半導体は珪素、ゲルマニューム
または炭化珪素（ＳｉｘＣ１−ＸＯ＜ ｘ ＜ １ ）
。
または炭化珪素（ＳｉｘＣ１−ＸＯ＜ ｘ ＜ １ ）
。
絶縁体は炭化珪素または窒化珪素を用いた。
第１図は従来の相補型絶縁ゲイト型半導体装置を示す。
第２図および第３図は本発明の相補型積層型絶縁ゲイト
型半導体装置の工程を示す縦断面図を示す。 第４図は本発明構造の積層型ｋｆ３縁ゲイト型半導体の
平面図および等１ｉｉＩＩＵ路を示す。 特許出願人 ノＯゝ １０ 寧２０ ４ りＯ／
型半導体装置の工程を示す縦断面図を示す。 第４図は本発明構造の積層型ｋｆ３縁ゲイト型半導体の
平面図および等１ｉｉＩＩＵ路を示す。 特許出願人 ノＯゝ １０ 寧２０ ４ りＯ／
Claims (1)
- 【特許請求の範囲】 １、基板上の導体の第１の電極上のＰ型の第１の半導体
、第２の半導体または絶縁体、Ｐ型の第３の半導体およ
び導体の第２の電極を概略同一形状に積層した第１の積
層体を有し、前記積層体の側部に隣接して第４の半導体
をチャネル形成領域を構成して設け、該第４の半導体上
のゲイト絶縁膜と該ゲイト絶縁膜上に隣接してディト電
極を前記積層体の側面に配設した第１のＰチャネル型絶
縁ゲイト型半導体装置と、前記基板上の導体の第１の電
極上のＮ型の第１の半導体、第２の半導体または絶縁体
、Ｎ型の第３の半導体および導体の第２の電極を概略同
一形状に積層した第２の積層体を有し、前記積層体の側
部に隣接して第４の半導体をチャネル形成領域を構成し
て設け、該第４の半導体上のゲイト絶縁膜と該ゲイト絶
縁膜上に隣接してゲイト電極を前記積層体の側面に配設
−した第２のＮチャネル型絶縁ゲイト型半導体装置とを
有することを特徴とする絶縁ゲイト型半導体装置。 ２、基板上の導体の第１の電極上のＰ型の第１の半導体
、第２の半導体、Ｐ型の第３の半導体お°よび導体の第
２の電極を概略同一形状に積層した第１の積層体を有し
、前記第２の半導体の側表面部にチャネル形成領域を構
成して設け、該第２の半導体上のゲイト絶縁膜と該ゲイ
ト絶縁膜上に隣接してゲイト１摸を前記積層体の側面に
配設した第１のＰチャネル型絶縁ゲイト型半導体装置と
、前記基板上に導体の第１の電極上のＮ型のｆｆ５Ｉの
半導体、第２の半導体、Ｎ型の第３の半導体および導体
の第２の電極を概略同一形状に積ＩＨした第２ ″の積
層体を有し、前記第２の半導体の側表面部にチャネル形
成領域を構成し°ζ設ＬＪ、咳第２の半導体上のゲイト
絶縁膜と該ゲイト絶縁膜上に隣接してゲイト電極を前記
積層体の側面に配設した第２のＮチャネル型絶縁ゲイト
型半導体装置とを有することを特徴とする絶縁ゲイト型
半導体装置。 ３、特許請求の範囲第１項または第２項において、第１
および第２の絶縁ゲイト型電界効果半導体装置における
第１の電極または第２の電極の少なくとも一方は、共通
の導体により連結されたことを特徴とする絶縁ゲイト型
半導体装置。 ４、特許請求の範囲第１項において、第２の半導体また
は絶縁体は５ｉ７Ｎ４−イ（０≦Ｘ≦４））または５ｉ
ｘＣ＋−ｘ （０≦ｘ〈１）を主成分としたことを特徴
とする絶縁ゲイト型半導体装置。 ５、特許請求の範囲第１項において、第２の半導体１−
帥…琳はＳｉ） Ｎ４−（（０〈ｘ≦４））または５ｉ
ｘＣ１ｚ （０＜ ｘ≦１）を主成分としたことを特徴
とする絶縁ゲイト型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204444A JPH07120801B2 (ja) | 1983-10-31 | 1983-10-31 | 絶縁ゲイト型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204444A JPH07120801B2 (ja) | 1983-10-31 | 1983-10-31 | 絶縁ゲイト型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6095970A true JPS6095970A (ja) | 1985-05-29 |
| JPH07120801B2 JPH07120801B2 (ja) | 1995-12-20 |
Family
ID=16490624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58204444A Expired - Lifetime JPH07120801B2 (ja) | 1983-10-31 | 1983-10-31 | 絶縁ゲイト型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120801B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
-
1983
- 1983-10-31 JP JP58204444A patent/JPH07120801B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120801B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2974211B2 (ja) | Ｓｏｉ半導体デバイス | |
| US5463238A (en) | CMOS structure with parasitic channel prevention | |
| US6689648B2 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
| US4951113A (en) | Simultaneously deposited thin film CMOS TFTs and their method of fabrication | |
| US6127213A (en) | Method for simultaneously forming low voltage and high voltage devices | |
| US6008524A (en) | Integrated injection logic semiconductor device | |
| JP3188779B2 (ja) | 半導体装置 | |
| JPS58170065A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JP2564503B2 (ja) | 半導体被膜作製方法 | |
| JPS63129658A (ja) | 相補型電界効果トランジスタ | |
| KR100305402B1 (ko) | 반도체소자의 제조방법 | |
| JP2564502B2 (ja) | 半導体装置 | |
| JPS6092656A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS5871663A (ja) | 半導体装置 | |
| JPH0243739A (ja) | 薄膜トランジスタ | |
| JPS6092655A (ja) | 絶縁ゲイト型半導体装置 | |
| KR100214558B1 (ko) | 적층형 인버터 및 그 제조방법 | |
| JPH05145073A (ja) | 相補型薄膜トランジスタ | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JPH07120801B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JPH0465550B2 (ja) | ||
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP2593641B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPH0466004B2 (ja) | ||
| JP3350523B2 (ja) | 半導体装置 |