JPS6095975A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS6095975A JPS6095975A JP58203979A JP20397983A JPS6095975A JP S6095975 A JPS6095975 A JP S6095975A JP 58203979 A JP58203979 A JP 58203979A JP 20397983 A JP20397983 A JP 20397983A JP S6095975 A JPS6095975 A JP S6095975A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- oxide film
- substrate
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はD 11 D型ダイオードの製造方法に関する
ものである・
近年、超高周波装置の小形化及び軽重化要求に伴ない、
従来のミニ型シッットキーダイオードに代わって実装回
路の小形化’tryかるのに有利なりHD型シ目ットキ
ーダイオードが広く用いられるようになってきたにのD
HD型7目ットキーダイオードはヒートン/り全もった
2本の対称なリードの間にペレットを挟み、全体ケガラ
ス・スリーブで押えた状態で直接封止するもので、その
特徴は、容器組立工程が簡略かつ低価格になると共に容
器を比較的小さくできること及び放熱性が優れているこ
となどである・しかしながら、一方、このDHD型シ冒
ットキーダイオードにおいては、組立工程上高温になる
ことを否めず(450°0〜650℃)その結果ミニ型
の場合よりも耐熱性の優れたペレットが必要となる。こ
のDHD型シ璽ットキーダイオードを得るための一般的
な製造方法を第2図〜第5図に示す・ます、半導体基板
lを熱酸化して酸化膜層2を形成した後、通常の写真蝕
刻法により酸化膜層の一部をエツチング除去し、ショッ
トキーパターン形状4とスクライブ線窓部3を開孔する
(第2図)。次にシ冒ットキーメタルトシてタングステ
ン5t−蒸着した後、ショットキー窓上以外のタングス
テンを除去し、しかる後高温熱処理してタングステンシ
リサイド接触6を形成する(第3図)。次にチタンと銀
7を連続蒸着した後、夕・ングステン層上以外のチタン
@銀層をエツチング除去しく第4図表、シかる後通常の
写真蝕刻法を用いて、銀電極メッキ層(高さ約30〜7
0μ程度)8を形成する(第5図)0かかる製法例では
、銀電極メッキ層8の形成がシ讐ットキーダイオードの
順方向特性(すなわちダイオードの動作層を導電パスと
する)f利用して行なわれるので、半導体基板1の露出
部であるスクライプ線窓部3にホトレジストのピンホー
ル及び段切れ(特に酸化膜層の段差部9において発生し
ゃすい)等を有していた場合は、その位置にも銀電極メ
ッキ層が形成されてしまい、その結果ウェハー歩留及び
良品P/Wの低下という問題を引き起こしていた。又、
一方ホトレジストのピンホール及び段切れを恐れて、ホ
トレジスト層の膜厚を厚くした場合には逆にホトレジス
ト残pを発生しゃすくなシ、銀電極メッキ層が全く形成
されないという問題を引き起こしていた。さらに又、上
記問題点を懸念して、ショットキーパターン窓部4の開
孔時にスクライプ線窓部3の開孔を行なわなかった場合
には、酸化膜層4のエツチング時におけるエンドポイン
トの確認が困難となシ、その結果酸化膜層4のエツチン
グ過不足による特性不良の多発という問題を引き起こし
ていた。本発明はスクライプ領域での上記欠点を排除し
た新規なる半導体装置の製造方法を提供するものである
O以下本発明の実施例につき図面全参照しながら詳細に
説明する・第6図は本発明の一実施例を示す平面図、第
7図〜第1θ図は、本発明の一実施例による各工程にお
ける断面図である。従来と同一の部分は、同一番号を付
している。まず、半導体基板1t−熱酸化して表裏に薄
い酸化膜層(500A程度)10を形成した後、その上
に窒化膜層】lを形成する。次に通常の写真蝕刻法を用
いて、該窒化膜層11をショットキーパターン形状に加
工した後(第7図)、熱酸化して厚い酸化膜層】2をシ
ョットキーパターンの周囲に形成する。このとき、ショ
ットキーパターン部は前記量化膜層で被覆されているの
で厚い酸化膜層は形成されない(第8図)。次に前記窒
化膜層11を、熱リン酸を用いてエツチング除去した後
、通常の写真蝕刻法を用いて、スクライプ線領域13以
外の酸化膜層′ft500A程度エツチング除去するこ
とによシシ■ット午−バターン窓部を開孔する・このと
き、厚い酸化膜層12も同時に腐蝕されることが懸念さ
れるが微量であるので全く問題はなく、逆にこれをスク
ライプ領域の目合わせとして用いることがで籾る6次に
従来製法と同様にしてタングステン層5、タングステン
シリサイド層6、チタン銀層7を順次に形成した後、通
常の写真蝕刻法を用いて高さ50μの銀電極メッキ層8
を形成する(第1O図)。[Detailed Description of the Invention] The present invention relates to a method for manufacturing a D 11 D-type diode.In recent years, with the demand for miniaturization and weight reduction of ultra-high frequency devices,
HD type Schittky diodes are now being widely used in place of conventional mini Schittky diodes, as they are advantageous in reducing the size of mounted circuits.
The HD type 7-point key diode is a type in which a pellet is sandwiched between two symmetrical heaton/reed leads, and the entire body is sealed with a glass sleeve, which is directly sealed. It is simple and inexpensive, the container can be made relatively small, and it has excellent heat dissipation. However, on the other hand, in this DHD type shutt key diode, it is necessary to avoid high temperatures during the assembly process. (450°C to 650°C) As a result, pellets with better heat resistance than the mini-type are required. The general manufacturing method for obtaining this DHD type shutter key diode is shown in Figures 2 to 5. After thermally oxidizing the semiconductor substrate l to form an oxide film layer 2, A part of the oxide film layer is etched away by an etching method, and a Schottky pattern shape 4 and a scribe line window portion 3 are opened (FIG. 2). Next, 5t of tungsten is vapor-deposited using a Schottky metal sheet, and then the tungsten other than on the Schottky window is removed, followed by high-temperature heat treatment to form a tungsten silicide contact 6 (FIG. 3). Next, after sequentially depositing titanium and silver 7, the titanium and silver layers except those on the ungsten layer are removed by etching. Approximately 30-7
(about 0μ) 8 (Figure 5) 0 In this manufacturing method example, the formation of the silver electrode plating layer 8 utilizes the forward characteristic of the Schittky diode (i.e., the active layer of the diode is used as the conductive path) f. Therefore, if there are pinholes or step breaks in the photoresist in the exposed portion of the semiconductor substrate 1, such as the scribe line window portion 3 (particularly likely to occur in the step portion 9 of the oxide film layer), the A silver electrode plating layer was also formed at the position, resulting in a problem of a decrease in wafer yield and good product P/W. or,
On the other hand, when the thickness of the photoresist layer is increased due to the fear of pinholes and step breaks in the photoresist, the problem arises that the photoresist residue P is generated and no silver electrode plating layer is formed at all. Furthermore, if the scribe line window section 3 is not opened when the Schottky pattern window section 4 is opened due to concerns about the above-mentioned problems, it is difficult to confirm the end point during etching of the oxide film layer 4. As a result, the oxide film layer 4 is over-etched and under-etched, resulting in frequent characteristic defects. The present invention provides a novel method for manufacturing a semiconductor device that eliminates the above-mentioned drawbacks in the scribe area. Hereinafter, embodiments of the present invention will be explained in detail with reference to all the drawings. A plan view showing an embodiment, and FIGS. 7 to 1θ are cross-sectional views at each step according to an embodiment of the present invention. The same parts as before are given the same numbers. First, a semiconductor substrate 1t is thermally oxidized to form a thin oxide film layer (approximately 500 Å) 10 on the front and back surfaces, and then a nitride film layer 1 is formed thereon. Next, the nitride film layer 11 is processed into a Schottky pattern shape using a conventional photolithography method (FIG. 7), and then thermally oxidized to form a thick oxide film layer 2 around the Schottky pattern. . At this time, since the Schottky pattern portion is covered with the quantized film layer, no thick oxide film layer is formed (FIG. 8). Next, the nitride film layer 11 is removed by etching using hot phosphoric acid, and then about 500A of the oxide film layer other than the scribe line area 13 is removed by etching using a normal photolithography method. - Drill a hole in the pattern window.At this time, there is a concern that the thick oxide film layer 12 will also be corroded at the same time, but since it is a small amount, there is no problem at all.On the contrary, this is used as alignment for the scribe area. 6 Next, a tungsten layer 5, a tungsten silicide layer 6, and a titanium silver layer 7 were sequentially formed in the same manner as in the conventional manufacturing method, and then a silver electrode plating layer with a height of 50 μm was formed using an ordinary photolithography method. 8
(Figure 1O).
以上の実施例かられかるように本発#JVi−適用した
ダイオードにおいては、スクライプ線窓部を設けていな
いので、従来製法のようにスクライプ線窓部において銀
電極メッキ層が形成される懸念が全くなく、従来しばし
ば発生したホトレジスト残シ及びホトレジストのピンホ
ール、段切れによる銀電極メッキ層の外観不良を大巾に
低減することが可能となプ、ウェハー歩留、良品P/W
を著しく向上させることができた。さらに又、ショット
キー窓部の開孔が薄い酸化膜層10eエツチング除去す
ることにより可能となったので、エツチング時における
エンドポイントの確認が容易となり、その結果、エツチ
ング過不足による特性不良を発生させる懸念も全くなく
することも可能となった。As can be seen from the above examples, since the #JVi-applied diode of the present invention does not have a scribe line window, there is a concern that a silver electrode plating layer may be formed in the scribe line window as in the conventional manufacturing method. It is possible to significantly reduce the appearance defects of the silver electrode plating layer due to photoresist residue, photoresist pinholes, and step breaks that often occur in the past, and improve wafer yield and good product P/W.
could be significantly improved. Furthermore, since the opening in the Schottky window area is made possible by removing the thin oxide film layer 10e by etching, it becomes easy to confirm the end point during etching, and as a result, characteristic defects may occur due to over-etching or under-etching. It has become possible to completely eliminate concerns.
尚、本実施例においては、シ璽ットキー接触用メタルと
してタングステンを用いたが、他の金属例えば、タンタ
ル、チタン、白金等でも同様な効果が得られることはい
うまでもない。さらに又、本実施例ではシ璽ットキーダ
イオード?用いり75E、他のダイオード、例えばバラ
クタダイオードPINダイオードなどでも同様な効果が
得られることはいうまでもない・In this embodiment, tungsten was used as the metal for contacting the shutter key, but it goes without saying that similar effects can be obtained with other metals such as tantalum, titanium, platinum, etc. Furthermore, in this embodiment, a shutt key diode? It goes without saying that similar effects can be obtained using other diodes such as varactor diodes and PIN diodes.
第1図は従来のDHD型シ嘗ットキーダイオードの平面
図、第2図〜II!5図は従来製法を適用し九場合の各
工程における断面図、第6図FiDHD型シ冒ットキー
ダイオードに本発明を適用した場合の平面図、第7〜第
1θ図はDHD型シ璽ットキーダイオードに本発明を適
用した場合の各工程における断面図である。
l・・・・・・半導体基板、2・・・・・・酸化膜層、
3・・・・・・スクライプ線窓部、4・・・・・・ショ
ットキー窓部、5・・・・・・シ目ットキーメタル層(
タングステン)、6・・・・・・ショットキーメタルシ
リサイド層(タングステンシリサイド)、7・・・・・
・チタン・銀層、8・・・・・・銀電極メッキ層、9・
・・・・・酸化膜段差部、】0・・・・・・薄い酸化膜
層、11・・・・・・窒化膜層、12・・・・・・厚い
酸化膜層、13・・・・・・スクライプ線領域。
パ・−入Figure 1 is a plan view of a conventional DHD type Schottky diode, and Figures 2-II! Fig. 5 is a cross-sectional view of each process in nine cases when the conventional manufacturing method is applied, Fig. 6 is a plan view when the present invention is applied to a FiDHD type shield key diode, and Figs. FIG. 3 is a cross-sectional view of each process when the present invention is applied to a toky diode. l... Semiconductor substrate, 2... Oxide film layer,
3...Scripe line window section, 4...Schottky window section, 5...Striped key metal layer (
tungsten), 6... Schottky metal silicide layer (tungsten silicide), 7...
・Titanium/silver layer, 8... Silver electrode plating layer, 9.
... Oxide film step part, ]0 ... Thin oxide film layer, 11 ... Nitride film layer, 12 ... Thick oxide film layer, 13 ... ...Scripe line area. Pa-in
Claims (1)
トキーパターン形状になるように窒化膜を形成する工程
と、前記窒化膜層をマスクとし°〔半導体表面上に厚い
酸化膜層を形成する工程と、前記窒化膜層下の酸化膜層
を除去することにより、前記−導電型を呈する半導体表
面′fr露出してシ。 ブトキー窓を開孔する工程と、シ目ットキー接触用金属
を前記シロブトキー窓を通して前記半導体表面上に設け
る工程とを含むことを特徴とする半導体装置の製造方法
@[Claims] A step of forming a nitride film in a Schottky pattern shape on an oxide film layer on a semiconductor surface exhibiting one conductivity type, and using the nitride film layer as a mask. By forming a thick oxide film layer and removing the oxide film layer below the nitride film layer, the semiconductor surface exhibiting the - conductivity type is exposed. A method for manufacturing a semiconductor device, comprising the steps of: opening a button key window; and providing metal for contacting a button key on the semiconductor surface through the button key window.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203979A JPS6095975A (en) | 1983-10-31 | 1983-10-31 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203979A JPS6095975A (en) | 1983-10-31 | 1983-10-31 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6095975A true JPS6095975A (en) | 1985-05-29 |
Family
ID=16482783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58203979A Pending JPS6095975A (en) | 1983-10-31 | 1983-10-31 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095975A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114122150A (en) * | 2020-08-25 | 2022-03-01 | 珠海格力电器股份有限公司 | Preparation method and application of silicon carbide power diode |
-
1983
- 1983-10-31 JP JP58203979A patent/JPS6095975A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114122150A (en) * | 2020-08-25 | 2022-03-01 | 珠海格力电器股份有限公司 | Preparation method and application of silicon carbide power diode |
| CN114122150B (en) * | 2020-08-25 | 2024-04-05 | 珠海格力电器股份有限公司 | Preparation method and application of silicon carbide power diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7276767B2 (en) | Thin film resistor device and a method of manufacture therefor | |
| JPH04155835A (en) | Manufacture of integrated circuit device | |
| JPS58500680A (en) | Semiconductor device with low resistance synthetic metal conductor and method for manufacturing the same | |
| US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
| EP0455341B1 (en) | Semiconductor contact via structure and method | |
| JPS6190445A (en) | Semiconductor device | |
| JPS6095975A (en) | Manufacture of semiconductor device | |
| KR100552283B1 (en) | Thin film transistor substrate using molybdenum and molybdenum alloys and its manufacturing method | |
| JPS59213145A (en) | Semiconductor device and manufacture thereof | |
| KR100477141B1 (en) | Method for manufacturing a semiconductor device comprising a metal film and an insulating layer thereon | |
| KR100478483B1 (en) | Fabrication method of a semiconductor device | |
| KR100471773B1 (en) | Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using the same | |
| JPS6125221B2 (en) | ||
| JPS5823928B2 (en) | hand tai souchi no seizou houhou | |
| JPS61232625A (en) | Manufacture of semiconductor device | |
| JPH04217323A (en) | Manufacture of bump electrode for semiconductor device | |
| JPS6240770A (en) | Manufacture of semiconductor device | |
| JPH02144921A (en) | Semiconductor device | |
| JP3142318B2 (en) | Semiconductor device | |
| JPH01187949A (en) | Manufacture of semiconductor device | |
| US5132761A (en) | Method and apparatus for forming an infrared detector having a refractory metal | |
| JPS62281356A (en) | Manufacture of semiconductor device | |
| KR19980069950A (en) | Method of manufacturing semiconductor device using molybdenum or molybdenum alloy | |
| JPS60182771A (en) | Semiconductor device | |
| KR19980039944A (en) | Bump Formation Method of Semiconductor Device |