JPS6095975A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6095975A JPS6095975A JP58203979A JP20397983A JPS6095975A JP S6095975 A JPS6095975 A JP S6095975A JP 58203979 A JP58203979 A JP 58203979A JP 20397983 A JP20397983 A JP 20397983A JP S6095975 A JPS6095975 A JP S6095975A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- oxide film
- substrate
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＤ １１ Ｄ型ダイオードの製造方法に関する
ものである・ 近年、超高周波装置の小形化及び軽重化要求に伴ない、
従来のミニ型シッットキーダイオードに代わって実装回
路の小形化’ｔｒｙかるのに有利なりＨＤ型シ目ットキ
ーダイオードが広く用いられるようになってきたにのＤ
ＨＤ型７目ットキーダイオードはヒートン／り全もった
２本の対称なリードの間にペレットを挟み、全体ケガラ
ス・スリーブで押えた状態で直接封止するもので、その
特徴は、容器組立工程が簡略かつ低価格になると共に容
器を比較的小さくできること及び放熱性が優れているこ
となどである・しかしながら、一方、このＤＨＤ型シ冒
ットキーダイオードにおいては、組立工程上高温になる
ことを否めず（４５０°０〜６５０℃）その結果ミニ型
の場合よりも耐熱性の優れたペレットが必要となる。こ
のＤＨＤ型シ璽ットキーダイオードを得るための一般的
な製造方法を第２図〜第５図に示す・ます、半導体基板
ｌを熱酸化して酸化膜層２を形成した後、通常の写真蝕
刻法により酸化膜層の一部をエツチング除去し、ショッ
トキーパターン形状４とスクライブ線窓部３を開孔する
（第２図）。次にシ冒ットキーメタルトシてタングステ
ン５ｔ−蒸着した後、ショットキー窓上以外のタングス
テンを除去し、しかる後高温熱処理してタングステンシ
リサイド接触６を形成する（第３図）。次にチタンと銀
７を連続蒸着した後、夕・ングステン層上以外のチタン
＠銀層をエツチング除去しく第４図表、シかる後通常の
写真蝕刻法を用いて、銀電極メッキ層（高さ約３０〜７
０μ程度）８を形成する（第５図）０かかる製法例では
、銀電極メッキ層８の形成がシ讐ットキーダイオードの
順方向特性（すなわちダイオードの動作層を導電パスと
する）ｆ利用して行なわれるので、半導体基板１の露出
部であるスクライプ線窓部３にホトレジストのピンホー
ル及び段切れ（特に酸化膜層の段差部９において発生し
ゃすい）等を有していた場合は、その位置にも銀電極メ
ッキ層が形成されてしまい、その結果ウェハー歩留及び
良品Ｐ／Ｗの低下という問題を引き起こしていた。又、
一方ホトレジストのピンホール及び段切れを恐れて、ホ
トレジスト層の膜厚を厚くした場合には逆にホトレジス
ト残ｐを発生しゃすくなシ、銀電極メッキ層が全く形成
されないという問題を引き起こしていた。さらに又、上
記問題点を懸念して、ショットキーパターン窓部４の開
孔時にスクライプ線窓部３の開孔を行なわなかった場合
には、酸化膜層４のエツチング時におけるエンドポイン
トの確認が困難となシ、その結果酸化膜層４のエツチン
グ過不足による特性不良の多発という問題を引き起こし
ていた。本発明はスクライプ領域での上記欠点を排除し
た新規なる半導体装置の製造方法を提供するものである
Ｏ以下本発明の実施例につき図面全参照しながら詳細に
説明する・第６図は本発明の一実施例を示す平面図、第
７図〜第１θ図は、本発明の一実施例による各工程にお
ける断面図である。従来と同一の部分は、同一番号を付
している。まず、半導体基板１ｔ−熱酸化して表裏に薄
い酸化膜層（５００Ａ程度）１０を形成した後、その上
に窒化膜層】ｌを形成する。次に通常の写真蝕刻法を用
いて、該窒化膜層１１をショットキーパターン形状に加
工した後（第７図）、熱酸化して厚い酸化膜層】２をシ
ョットキーパターンの周囲に形成する。このとき、ショ
ットキーパターン部は前記量化膜層で被覆されているの
で厚い酸化膜層は形成されない（第８図）。次に前記窒
化膜層１１を、熱リン酸を用いてエツチング除去した後
、通常の写真蝕刻法を用いて、スクライプ線領域１３以
外の酸化膜層′ｆｔ５００Ａ程度エツチング除去するこ
とによシシ■ット午−バターン窓部を開孔する・このと
き、厚い酸化膜層１２も同時に腐蝕されることが懸念さ
れるが微量であるので全く問題はなく、逆にこれをスク
ライプ領域の目合わせとして用いることがで籾る６次に
従来製法と同様にしてタングステン層５、タングステン
シリサイド層６、チタン銀層７を順次に形成した後、通
常の写真蝕刻法を用いて高さ５０μの銀電極メッキ層８
を形成する（第１Ｏ図）。
ものである・ 近年、超高周波装置の小形化及び軽重化要求に伴ない、
従来のミニ型シッットキーダイオードに代わって実装回
路の小形化’ｔｒｙかるのに有利なりＨＤ型シ目ットキ
ーダイオードが広く用いられるようになってきたにのＤ
ＨＤ型７目ットキーダイオードはヒートン／り全もった
２本の対称なリードの間にペレットを挟み、全体ケガラ
ス・スリーブで押えた状態で直接封止するもので、その
特徴は、容器組立工程が簡略かつ低価格になると共に容
器を比較的小さくできること及び放熱性が優れているこ
となどである・しかしながら、一方、このＤＨＤ型シ冒
ットキーダイオードにおいては、組立工程上高温になる
ことを否めず（４５０°０〜６５０℃）その結果ミニ型
の場合よりも耐熱性の優れたペレットが必要となる。こ
のＤＨＤ型シ璽ットキーダイオードを得るための一般的
な製造方法を第２図〜第５図に示す・ます、半導体基板
ｌを熱酸化して酸化膜層２を形成した後、通常の写真蝕
刻法により酸化膜層の一部をエツチング除去し、ショッ
トキーパターン形状４とスクライブ線窓部３を開孔する
（第２図）。次にシ冒ットキーメタルトシてタングステ
ン５ｔ−蒸着した後、ショットキー窓上以外のタングス
テンを除去し、しかる後高温熱処理してタングステンシ
リサイド接触６を形成する（第３図）。次にチタンと銀
７を連続蒸着した後、夕・ングステン層上以外のチタン
＠銀層をエツチング除去しく第４図表、シかる後通常の
写真蝕刻法を用いて、銀電極メッキ層（高さ約３０〜７
０μ程度）８を形成する（第５図）０かかる製法例では
、銀電極メッキ層８の形成がシ讐ットキーダイオードの
順方向特性（すなわちダイオードの動作層を導電パスと
する）ｆ利用して行なわれるので、半導体基板１の露出
部であるスクライプ線窓部３にホトレジストのピンホー
ル及び段切れ（特に酸化膜層の段差部９において発生し
ゃすい）等を有していた場合は、その位置にも銀電極メ
ッキ層が形成されてしまい、その結果ウェハー歩留及び
良品Ｐ／Ｗの低下という問題を引き起こしていた。又、
一方ホトレジストのピンホール及び段切れを恐れて、ホ
トレジスト層の膜厚を厚くした場合には逆にホトレジス
ト残ｐを発生しゃすくなシ、銀電極メッキ層が全く形成
されないという問題を引き起こしていた。さらに又、上
記問題点を懸念して、ショットキーパターン窓部４の開
孔時にスクライプ線窓部３の開孔を行なわなかった場合
には、酸化膜層４のエツチング時におけるエンドポイン
トの確認が困難となシ、その結果酸化膜層４のエツチン
グ過不足による特性不良の多発という問題を引き起こし
ていた。本発明はスクライプ領域での上記欠点を排除し
た新規なる半導体装置の製造方法を提供するものである
Ｏ以下本発明の実施例につき図面全参照しながら詳細に
説明する・第６図は本発明の一実施例を示す平面図、第
７図〜第１θ図は、本発明の一実施例による各工程にお
ける断面図である。従来と同一の部分は、同一番号を付
している。まず、半導体基板１ｔ−熱酸化して表裏に薄
い酸化膜層（５００Ａ程度）１０を形成した後、その上
に窒化膜層】ｌを形成する。次に通常の写真蝕刻法を用
いて、該窒化膜層１１をショットキーパターン形状に加
工した後（第７図）、熱酸化して厚い酸化膜層】２をシ
ョットキーパターンの周囲に形成する。このとき、ショ
ットキーパターン部は前記量化膜層で被覆されているの
で厚い酸化膜層は形成されない（第８図）。次に前記窒
化膜層１１を、熱リン酸を用いてエツチング除去した後
、通常の写真蝕刻法を用いて、スクライプ線領域１３以
外の酸化膜層′ｆｔ５００Ａ程度エツチング除去するこ
とによシシ■ット午−バターン窓部を開孔する・このと
き、厚い酸化膜層１２も同時に腐蝕されることが懸念さ
れるが微量であるので全く問題はなく、逆にこれをスク
ライプ領域の目合わせとして用いることがで籾る６次に
従来製法と同様にしてタングステン層５、タングステン
シリサイド層６、チタン銀層７を順次に形成した後、通
常の写真蝕刻法を用いて高さ５０μの銀電極メッキ層８
を形成する（第１Ｏ図）。
以上の実施例かられかるように本発＃ＪＶｉ−適用した
ダイオードにおいては、スクライプ線窓部を設けていな
いので、従来製法のようにスクライプ線窓部において銀
電極メッキ層が形成される懸念が全くなく、従来しばし
ば発生したホトレジスト残シ及びホトレジストのピンホ
ール、段切れによる銀電極メッキ層の外観不良を大巾に
低減することが可能となプ、ウェハー歩留、良品Ｐ／Ｗ
を著しく向上させることができた。さらに又、ショット
キー窓部の開孔が薄い酸化膜層１０ｅエツチング除去す
ることにより可能となったので、エツチング時における
エンドポイントの確認が容易となり、その結果、エツチ
ング過不足による特性不良を発生させる懸念も全くなく
することも可能となった。
ダイオードにおいては、スクライプ線窓部を設けていな
いので、従来製法のようにスクライプ線窓部において銀
電極メッキ層が形成される懸念が全くなく、従来しばし
ば発生したホトレジスト残シ及びホトレジストのピンホ
ール、段切れによる銀電極メッキ層の外観不良を大巾に
低減することが可能となプ、ウェハー歩留、良品Ｐ／Ｗ
を著しく向上させることができた。さらに又、ショット
キー窓部の開孔が薄い酸化膜層１０ｅエツチング除去す
ることにより可能となったので、エツチング時における
エンドポイントの確認が容易となり、その結果、エツチ
ング過不足による特性不良を発生させる懸念も全くなく
することも可能となった。
尚、本実施例においては、シ璽ットキー接触用メタルと
してタングステンを用いたが、他の金属例えば、タンタ
ル、チタン、白金等でも同様な効果が得られることはい
うまでもない。さらに又、本実施例ではシ璽ットキーダ
イオード？用いり７５Ｅ、他のダイオード、例えばバラ
クタダイオードＰＩＮダイオードなどでも同様な効果が
得られることはいうまでもない・
してタングステンを用いたが、他の金属例えば、タンタ
ル、チタン、白金等でも同様な効果が得られることはい
うまでもない。さらに又、本実施例ではシ璽ットキーダ
イオード？用いり７５Ｅ、他のダイオード、例えばバラ
クタダイオードＰＩＮダイオードなどでも同様な効果が
得られることはいうまでもない・
第１図は従来のＤＨＤ型シ嘗ットキーダイオードの平面
図、第２図〜ＩＩ！５図は従来製法を適用し九場合の各
工程における断面図、第６図ＦｉＤＨＤ型シ冒ットキー
ダイオードに本発明を適用した場合の平面図、第７〜第
１θ図はＤＨＤ型シ璽ットキーダイオードに本発明を適
用した場合の各工程における断面図である。 ｌ・・・・・・半導体基板、２・・・・・・酸化膜層、
３・・・・・・スクライプ線窓部、４・・・・・・ショ
ットキー窓部、５・・・・・・シ目ットキーメタル層（
タングステン）、６・・・・・・ショットキーメタルシ
リサイド層（タングステンシリサイド）、７・・・・・
・チタン・銀層、８・・・・・・銀電極メッキ層、９・
・・・・・酸化膜段差部、】０・・・・・・薄い酸化膜
層、１１・・・・・・窒化膜層、１２・・・・・・厚い
酸化膜層、１３・・・・・・スクライプ線領域。 パ・−入
図、第２図〜ＩＩ！５図は従来製法を適用し九場合の各
工程における断面図、第６図ＦｉＤＨＤ型シ冒ットキー
ダイオードに本発明を適用した場合の平面図、第７〜第
１θ図はＤＨＤ型シ璽ットキーダイオードに本発明を適
用した場合の各工程における断面図である。 ｌ・・・・・・半導体基板、２・・・・・・酸化膜層、
３・・・・・・スクライプ線窓部、４・・・・・・ショ
ットキー窓部、５・・・・・・シ目ットキーメタル層（
タングステン）、６・・・・・・ショットキーメタルシ
リサイド層（タングステンシリサイド）、７・・・・・
・チタン・銀層、８・・・・・・銀電極メッキ層、９・
・・・・・酸化膜段差部、】０・・・・・・薄い酸化膜
層、１１・・・・・・窒化膜層、１２・・・・・・厚い
酸化膜層、１３・・・・・・スクライプ線領域。 パ・−入
Claims (1)
- 【特許請求の範囲】 一導電型を呈する半導体表面上の酸化膜層の上にショッ
トキーパターン形状になるように窒化膜を形成する工程
と、前記窒化膜層をマスクとし°〔半導体表面上に厚い
酸化膜層を形成する工程と、前記窒化膜層下の酸化膜層
を除去することにより、前記−導電型を呈する半導体表
面′ｆｒ露出してシ。 ブトキー窓を開孔する工程と、シ目ットキー接触用金属
を前記シロブトキー窓を通して前記半導体表面上に設け
る工程とを含むことを特徴とする半導体装置の製造方法
＠
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203979A JPS6095975A (ja) | 1983-10-31 | 1983-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203979A JPS6095975A (ja) | 1983-10-31 | 1983-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6095975A true JPS6095975A (ja) | 1985-05-29 |
Family
ID=16482783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58203979A Pending JPS6095975A (ja) | 1983-10-31 | 1983-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095975A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114122150A (zh) * | 2020-08-25 | 2022-03-01 | 珠海格力电器股份有限公司 | 一种碳化硅功率二极管的制备方法及其应用 |
-
1983
- 1983-10-31 JP JP58203979A patent/JPS6095975A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114122150A (zh) * | 2020-08-25 | 2022-03-01 | 珠海格力电器股份有限公司 | 一种碳化硅功率二极管的制备方法及其应用 |
| CN114122150B (zh) * | 2020-08-25 | 2024-04-05 | 珠海格力电器股份有限公司 | 一种碳化硅功率二极管的制备方法及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7276767B2 (en) | Thin film resistor device and a method of manufacture therefor | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| JPS58500680A (ja) | 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法 | |
| US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
| EP0455341B1 (en) | Semiconductor contact via structure and method | |
| JPS6190445A (ja) | 半導体装置 | |
| JPS6095975A (ja) | 半導体装置の製造方法 | |
| KR100552283B1 (ko) | 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법 | |
| JPS59213145A (ja) | 半導体装置及びその製造方法 | |
| KR100477141B1 (ko) | 금속막과그위에절연층을포함하는반도체장치의제조방법 | |
| KR100478483B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100471773B1 (ko) | 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법 | |
| JPS6125221B2 (ja) | ||
| JPS5823928B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS61232625A (ja) | 半導体装置の製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPS6240770A (ja) | 半導体装置の製造方法 | |
| JPH02144921A (ja) | 半導体装置 | |
| JP3142318B2 (ja) | 半導体装置 | |
| JPH01187949A (ja) | 半導体装置の製造方法 | |
| US5132761A (en) | Method and apparatus for forming an infrared detector having a refractory metal | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| KR19980069950A (ko) | 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법 | |
| JPS60182771A (ja) | 半導体装置 | |
| KR19980039944A (ko) | 반도체 장치의 범프(Bump) 형성방법 |