JPS6096174A - 電圧増倍回路 - Google Patents
電圧増倍回路Info
- Publication number
- JPS6096174A JPS6096174A JP59201403A JP20140384A JPS6096174A JP S6096174 A JPS6096174 A JP S6096174A JP 59201403 A JP59201403 A JP 59201403A JP 20140384 A JP20140384 A JP 20140384A JP S6096174 A JPS6096174 A JP S6096174A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching transistor
- circuit
- supply voltage
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 239000003795 chemical substances by application Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000010813 municipal solid waste Substances 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Light Receiving Elements (AREA)
- Control Of Electrical Variables (AREA)
- Details Of Television Scanning (AREA)
- Manipulation Of Pulses (AREA)
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧増倍回路に関する。
第１のスイッチングトランジスタを介して供！＠電圧源
に接続可能であると共に別の第１のスイッチングトラン
ジスタを介して供給電圧源と回路出力端子に並列接続さ
れ′ｆｃ蓄積コンデンナとに直列に接続可能であるコン
デ／すが設けられていて、第■のスイッチングトランジ
スタを制御するだめに設けられたクロック電圧発生器が
クロック電圧振幅について供給電圧に対応する値から出
力電圧に対応す、ｂ値へ切俟可能であるような電圧増倍
回路は１９８２年８月発行の［ＩＥＦ：Ｆｉ Ｊｏｕｒ
ｎ、、ｏｆＳｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｃｕｉｔｓ
、Ｖｏｌ 、ＳＣ−１７，Ａ４」の第７７８〜７８１頁
から公知である。この回路においては、スイッチングト
ランジスタを制御するだめのクロック電圧を供給するク
ロック電圧発生器は、出力電圧が供給電圧を上回らない
限り供給電圧に接続されている。しかし、出力電圧かび
（給電圧よりも大きくなるや否やクロック電圧発生器は
クロック電圧が０ボルトと出力電工の大きさとの間で交
番するように供給電圧から出力電圧へ切）換えられる。
に接続可能であると共に別の第１のスイッチングトラン
ジスタを介して供給電圧源と回路出力端子に並列接続さ
れ′ｆｃ蓄積コンデンナとに直列に接続可能であるコン
デ／すが設けられていて、第■のスイッチングトランジ
スタを制御するだめに設けられたクロック電圧発生器が
クロック電圧振幅について供給電圧に対応する値から出
力電圧に対応す、ｂ値へ切俟可能であるような電圧増倍
回路は１９８２年８月発行の［ＩＥＦ：Ｆｉ Ｊｏｕｒ
ｎ、、ｏｆＳｏｌｉｄ ５ｔａｔｅ Ｃ１ｒｃｕｉｔｓ
、Ｖｏｌ 、ＳＣ−１７，Ａ４」の第７７８〜７８１頁
から公知である。この回路においては、スイッチングト
ランジスタを制御するだめのクロック電圧を供給するク
ロック電圧発生器は、出力電圧が供給電圧を上回らない
限り供給電圧に接続されている。しかし、出力電圧かび
（給電圧よりも大きくなるや否やクロック電圧発生器は
クロック電圧が０ボルトと出力電工の大きさとの間で交
番するように供給電圧から出力電圧へ切）換えられる。
このことは不完全に阻止さｈたスイッチングトランジス
タにより回路の効率が極度に低下させられるのを防止す
るために大切なことである。この場合にクロック電圧発
生器を供給電圧から遮断することは供給電圧入力端子に
直列に挿入されているダイオードにより行なわれる。
タにより回路の効率が極度に低下させられるのを防止す
るために大切なことである。この場合にクロック電圧発
生器を供給電圧から遮断することは供給電圧入力端子に
直列に挿入されているダイオードにより行なわれる。
このような回路においては、導通状態で運転されるダイ
オードにおいて堰層電圧が降ドし、これによって有効な
供給電圧が低下してしまうとｂう欠点がある。これはと
ぐに供給電圧が比較的小さいときに障害となる。という
のはこれによって回路の効率が相応して非常に低下させ
られるからである。
オードにおいて堰層電圧が降ドし、これによって有効な
供給電圧が低下してしまうとｂう欠点がある。これはと
ぐに供給電圧が比較的小さいときに障害となる。という
のはこれによって回路の効率が相応して非常に低下させ
られるからである。
本発明が解決しようとする問題点は、冒頭に述べた形式
の電圧増倍回路において、このような欠点が生じないよ
うにすることにある。
の電圧増倍回路において、このような欠点が生じないよ
うにすることにある。
上述の問題点は本発明によれば、クロック電圧発生器は
第１のスイッチングトランジスタを制御するクロック電
圧の逅幅切換えのだめに供給線を介して゛制御可能であ
り、この供給線は第２のスイッチングトランジスタを介
して供給電圧源に接続可能であると共に第３のスイッチ
ングトランジスタを介して回路出力端子に接続可能であ
シ、しかも第２のスイッチングトランジスタのゲートお
よび第３のスイッチングトランジスタのゲートは供給電
圧源と回路出力端子とから入力を受けるコンパレータの
出力端に接続されているという構成ｌてよって解決され
る。
第１のスイッチングトランジスタを制御するクロック電
圧の逅幅切換えのだめに供給線を介して゛制御可能であ
り、この供給線は第２のスイッチングトランジスタを介
して供給電圧源に接続可能であると共に第３のスイッチ
ングトランジスタを介して回路出力端子に接続可能であ
シ、しかも第２のスイッチングトランジスタのゲートお
よび第３のスイッチングトランジスタのゲートは供給電
圧源と回路出力端子とから入力を受けるコンパレータの
出力端に接続されているという構成ｌてよって解決され
る。
以下、図面を参照しながら、本発明をさらに実施例につ
いて詳細に説明する。
いて詳細に説明する。
第１図においては供給電圧ＶＢを印加される矩形電圧発
生器ｌが設けられていて、これは第１の出力端２に基準
電位とＶＢとの間で交番する矩形電圧を発生し、そして
第２の出力端３にそれに対して反転された矩形電圧を発
生する。レベル変換器４は互いに直列接続された２つの
トランジスタＴＩ、Ｔ２からなる第１のスイッチング枝
路を有し、このスイッチング枝路の両ＦＪＩｌまそれぞ
れ供給線５および基準電位に接続されている。これに対
して、その第１のスイッチング枝路に並列な第２のスイ
ッチング枝路は２つのスイッチングトランジスタＴ３．
Ｔ４の直列回路を有する。この場合に、トランジスタＴ
２およびＴ４はＰチャネルトランジスタとして形成され
、トランジスタＴＩおよびＴ３はＮチャネルトランジス
タとして形成されている。トランジスタＴ２のゲートは
トランジスタＴ３とＴ４との接続点６に導かれているの
に対して、トランジスタＴ４のゲートはトランジスタＴ
ＩとＴ２との接続点７に接続されている。
生器ｌが設けられていて、これは第１の出力端２に基準
電位とＶＢとの間で交番する矩形電圧を発生し、そして
第２の出力端３にそれに対して反転された矩形電圧を発
生する。レベル変換器４は互いに直列接続された２つの
トランジスタＴＩ、Ｔ２からなる第１のスイッチング枝
路を有し、このスイッチング枝路の両ＦＪＩｌまそれぞ
れ供給線５および基準電位に接続されている。これに対
して、その第１のスイッチング枝路に並列な第２のスイ
ッチング枝路は２つのスイッチングトランジスタＴ３．
Ｔ４の直列回路を有する。この場合に、トランジスタＴ
２およびＴ４はＰチャネルトランジスタとして形成され
、トランジスタＴＩおよびＴ３はＮチャネルトランジス
タとして形成されている。トランジスタＴ２のゲートは
トランジスタＴ３とＴ４との接続点６に導かれているの
に対して、トランジスタＴ４のゲートはトランジスタＴ
ＩとＴ２との接続点７に接続されている。
接続点６から第１のインバータ８の入力端に達し、この
インバータには第２のインバータ９が接続されている。
インバータには第２のインバータ９が接続されている。
インバータ９の出力Ｃ’Ｍ Ｑよ、第１において鎖線枠
で囲まれている回路部分Ａの第１のクロック入力端１０
と接続されている。インバータ８の出力端は、回路部分
Ａの第２のクロック入力端１１と接続されてし）る。回
路部分ＡはコンデンサＣＩｆ：有し、このコンデンサの
一端１．８ ’ｄ Ｐチャネルスイッチ／グトランリス
タＴ５を介して供給電圧ＶＢのンインに接続されるよう
になっているのに対して、他端１７ｄＮチヤネルスイツ
チングトランジスタＴ６を弁して回路の基準電位に接続
されるようになっている。さらにコンデンサＣＩの他、
４１７はＰチャネルスイソチングトランンズ カ Ｔ
７ちイト＋−ｙ”イ廿語Ｉ屑■痴」梢ｈｎ代ね組入 ｒ
らになっておシ、またコンデンサｃ１の一端１８はＰ
チャネルスイッチングトランジスタテ８を介して蓄積コ
ンデンサＣ２の一端だ接続され得るようになっている。
で囲まれている回路部分Ａの第１のクロック入力端１０
と接続されている。インバータ８の出力端は、回路部分
Ａの第２のクロック入力端１１と接続されてし）る。回
路部分ＡはコンデンサＣＩｆ：有し、このコンデンサの
一端１．８ ’ｄ Ｐチャネルスイッチ／グトランリス
タＴ５を介して供給電圧ＶＢのンインに接続されるよう
になっているのに対して、他端１７ｄＮチヤネルスイツ
チングトランジスタＴ６を弁して回路の基準電位に接続
されるようになっている。さらにコンデンサＣＩの他、
４１７はＰチャネルスイソチングトランンズ カ Ｔ
７ちイト＋−ｙ”イ廿語Ｉ屑■痴」梢ｈｎ代ね組入 ｒ
らになっておシ、またコンデンサｃ１の一端１８はＰ
チャネルスイッチングトランジスタテ８を介して蓄積コ
ンデンサＣ２の一端だ接続され得るようになっている。
このコンデンサｃ２の他端ｔよ基準電位に置かれる。ト
ランジスタＴ５のゲートはクロック入力端１０に接続さ
れて驕るのに対して、トランジスタＴ６．Ｔ７．Ｔ８の
ゲートハクロック入力端［１に接続されている。コンデ
ンサｃ２の一端１ｆ士、回路出力端子ＡＯも形成してい
て、コンパレータ１３の；′ｇ１の入力端］２に接続さ
れ、このコンパレータ１３の第２の入力端１４には供給
電圧ＶＢが印加される。コンパレータ］３の第１ ｖｌ
Ｂ力端１５を介してスイッチングトランジスタｒ９のゲ
ートカ叱す御され、コンパレータ１３の第２の出力端１
６を介してスイッチングトランジスタＴＩＯのゲートが
制御される。その場合にトランジスタＴ９のソース・ド
レイン区間（−ｊ：供給線５を回路出力端子ＡＧに接続
し、トランジスタＴ１０のソース・ドレイン区間ｌよ供
給線５を供給電圧ＶＢに接続する。
ランジスタＴ５のゲートはクロック入力端１０に接続さ
れて驕るのに対して、トランジスタＴ６．Ｔ７．Ｔ８の
ゲートハクロック入力端［１に接続されている。コンデ
ンサｃ２の一端１ｆ士、回路出力端子ＡＯも形成してい
て、コンパレータ１３の；′ｇ１の入力端］２に接続さ
れ、このコンパレータ１３の第２の入力端１４には供給
電圧ＶＢが印加される。コンパレータ］３の第１ ｖｌ
Ｂ力端１５を介してスイッチングトランジスタｒ９のゲ
ートカ叱す御され、コンパレータ１３の第２の出力端１
６を介してスイッチングトランジスタＴＩＯのゲートが
制御される。その場合にトランジスタＴ９のソース・ド
レイン区間（−ｊ：供給線５を回路出力端子ＡＧに接続
し、トランジスタＴ１０のソース・ドレイン区間ｌよ供
給線５を供給電圧ＶＢに接続する。
既に述べたように、矩形電圧発生器ｌの出力端２および
３からは、それぞれ０ボルトと＋ＶＢとの間で交番する
〃いに反転関係にある矩形電圧が取り出される。クロッ
ク周期′ｒＰの第１の半波期間Ｔｐ１において出力端３
が０ボルト、出力端２が＋ｖＢにあるならば、トランジ
スタＴ１が阻止され、トランジスタＴ３が導通する。こ
れによシ、接続点６およびｉ・ランリスタＴ２のゲート
は０ボルトに引き込まれ、このことはＰチャネルトラン
ジスタとして形成されているトランジスタＴ２が導通す
るという結果をもたらす。このとき接続点７は供給線５
の電位にあり、この供給線５はまず導通しているトラン
ジスタＴＩＯを介して（トランジスタＴ９の比重状態に
おいて）供給電圧ＶＢを印加さ几ている。したがって、
Ｐチャネルスイッチングトランジスタテ４は比重状態に
ある。それから、クロック周期ＴＰＯ第２の半波肋間に
おいては、出力端２は０ボルト、出力端３は＋ｖＢにあ
る。これにより、接続点７は０ボルトに引き込１れるの
で、トランジスタＴ４が導通し、接続点６は供給線５の
電位、すなわちこの場合子ＶＢに引Ｓ！上げられてトラ
ンジスタＴ２は阻止される。
３からは、それぞれ０ボルトと＋ＶＢとの間で交番する
〃いに反転関係にある矩形電圧が取り出される。クロッ
ク周期′ｒＰの第１の半波期間Ｔｐ１において出力端３
が０ボルト、出力端２が＋ｖＢにあるならば、トランジ
スタＴ１が阻止され、トランジスタＴ３が導通する。こ
れによシ、接続点６およびｉ・ランリスタＴ２のゲート
は０ボルトに引き込まれ、このことはＰチャネルトラン
ジスタとして形成されているトランジスタＴ２が導通す
るという結果をもたらす。このとき接続点７は供給線５
の電位にあり、この供給線５はまず導通しているトラン
ジスタＴＩＯを介して（トランジスタＴ９の比重状態に
おいて）供給電圧ＶＢを印加さ几ている。したがって、
Ｐチャネルスイッチングトランジスタテ４は比重状態に
ある。それから、クロック周期ＴＰＯ第２の半波肋間に
おいては、出力端２は０ボルト、出力端３は＋ｖＢにあ
る。これにより、接続点７は０ボルトに引き込１れるの
で、トランジスタＴ４が導通し、接続点６は供給線５の
電位、すなわちこの場合子ＶＢに引Ｓ！上げられてトラ
ンジスタＴ２は阻止される。
接続点６ては、出力端２，３における矩形電圧のリズム
でその都度の供給線の電圧と０ボルトの間で交番する矩
形電圧が生じる。この矩形電圧は両インバータ８および
９を介してクロック入力端１０に、クロックパルス電圧
φｌとして供給される。
でその都度の供給線の電圧と０ボルトの間で交番する矩
形電圧が生じる。この矩形電圧は両インバータ８および
９を介してクロック入力端１０に、クロックパルス電圧
φｌとして供給される。
他方でｔよインバータ８の出力端から反転された矩形電
圧が取り出され、クロックパルス電圧φ２としてクロッ
ク入力端１１に印加される。部分１゜４．８および９は
本発明による回路のクロック電圧発生器を構成する。
圧が取り出され、クロックパルス電圧φ２としてクロッ
ク入力端１１に印加される。部分１゜４．８および９は
本発明による回路のクロック電圧発生器を構成する。
第２図１ま一つのクロック周期’ｒ Ｐにわたるクロッ
クパルス電圧φ１およびφ２の時間的推移を示す。
クパルス電圧φ１およびφ２の時間的推移を示す。
クロック周期ＴＰの第４の半周期ＴＰ□においては、供
給ｆｉＪ５が＋ＶＢにある限り、φ１の振幅は０ボルト
であるのに対して、φ２の振幅は＋ＶＢを有する。この
場合にＰチャネルスイッチングトランジスタテ５のゲー
トは０ボルトであ、るので。
給ｆｉＪ５が＋ＶＢにある限り、φ１の振幅は０ボルト
であるのに対して、φ２の振幅は＋ＶＢを有する。この
場合にＰチャネルスイッチングトランジスタテ５のゲー
トは０ボルトであ、るので。
このトランジスタは導通する。同様にこのときゲートが
＋ｖＢの電位に置かれるＮチャネルスイッチングトラン
ジスタテ６は導通するのに対して、Ｐチャネルスイッチ
ングトランジスタエフおよびＴ８はゲートを＋ＶＢの電
位に置かれるために阻止される。これは、コンデンサＣ
１がＴ５およびＴ６を介してほぼ供給電圧＋ Ｖ ｎま
で充電されるという結果をもたらす。これに対して、第
２の半周期ＴＰ２においては、φ２の振幅値はほぼＯボ
ルト、φ１の振幅値７まほぼ＋ＶＢとなるうこの場合に
、コンデン丈Ｃ１の第２の端子１７は導通しているＰチ
ャネルスイッチングトランジスタエフを介して供給電源
１ａに接続されて、しだがって＋ｖＢに引き上げられる
のに対して、コンデンサＣ１の９Ｒ１つ端子１８は同じ
ように制御されて導通しているＰチャネルスイッチング
トランジスタＴ８を介してコンデンサＣ２の第１の端子
に接続されている。コンデンサＣ２の第２の端子は基準
電位に置かれているので、＋ＶＢとコンデンサＣＩの電
圧との直列回路が生じ、この場合に蓄積コンデンサＣ２
はほぼ和電圧、すなわち＋２ＶＢに充電される。、Ｔ５
およびＴ６は半周期ＴＰ２の期間中阻止されている。
＋ｖＢの電位に置かれるＮチャネルスイッチングトラン
ジスタテ６は導通するのに対して、Ｐチャネルスイッチ
ングトランジスタエフおよびＴ８はゲートを＋ＶＢの電
位に置かれるために阻止される。これは、コンデンサＣ
１がＴ５およびＴ６を介してほぼ供給電圧＋ Ｖ ｎま
で充電されるという結果をもたらす。これに対して、第
２の半周期ＴＰ２においては、φ２の振幅値はほぼＯボ
ルト、φ１の振幅値７まほぼ＋ＶＢとなるうこの場合に
、コンデン丈Ｃ１の第２の端子１７は導通しているＰチ
ャネルスイッチングトランジスタエフを介して供給電源
１ａに接続されて、しだがって＋ｖＢに引き上げられる
のに対して、コンデンサＣ１の９Ｒ１つ端子１８は同じ
ように制御されて導通しているＰチャネルスイッチング
トランジスタＴ８を介してコンデンサＣ２の第１の端子
に接続されている。コンデンサＣ２の第２の端子は基準
電位に置かれているので、＋ＶＢとコンデンサＣＩの電
圧との直列回路が生じ、この場合に蓄積コンデンサＣ２
はほぼ和電圧、すなわち＋２ＶＢに充電される。、Ｔ５
およびＴ６は半周期ＴＰ２の期間中阻止されている。
次のことがすべて共通に昌てはまる。すなわち、φ１−
０．φ２＝十ＶＢである各＠１１半期においてコンデン
サＣ１の＋ＶＢの値゛までの充電が行なわれ、これに対
して、次のφ］、＝＋ＶＢ、φ２二〇である各第２半周
期において＋ＶＢと０１における電圧との和電圧が約＋
２ＶＢまでの０２の補充箱Ｗをもたらす。Ｃ２は出力端
子ＡＧに接続された負荷を介して放電し、その場合に各
第２半周期においてこの放電によって生じた電荷損失が
再び補充される。
０．φ２＝十ＶＢである各＠１１半期においてコンデン
サＣ１の＋ＶＢの値゛までの充電が行なわれ、これに対
して、次のφ］、＝＋ＶＢ、φ２二〇である各第２半周
期において＋ＶＢと０１における電圧との和電圧が約＋
２ＶＢまでの０２の補充箱Ｗをもたらす。Ｃ２は出力端
子ＡＧに接続された負荷を介して放電し、その場合に各
第２半周期においてこの放電によって生じた電荷損失が
再び補充される。
回路出力端子ＡＧにおける電圧が＋ＶＢの値を越えるや
否や供給線５は＋ＶＢから出力端子ＡＧの電ａＥｖＡに
切換えられる。これは、入力端１２に印加されている電
圧Ｖ を入力端１４に印加されてｂる電圧十ＶＢと比較
するコンパに一夕１３がｖａくｖＢの場合には出力端１
６に論理１０１を１出力端１５に論理１１１を出力し、
そしてｖａ＞ＶＢの場合には出力端１５に論理ＩＱＩを
、出力端１・６に論理ＩＩＮを出力するようにして行、
ｔわれる。この場合に、論理１ｇｌは基準電位を意味し
、論理Ｉｌｌはその都度供給線５に現われる電位を意味
する。出力端■６における論理ｌＯＩはＰチャネルスイ
ッチングトランジスタＴＩＯを導通状態にし、出力端１
５における論理１ｇｌはＰチャネルスイッチングトラン
ジスタＴ９を導通状態にする。コノパレータ１３によっ
てその都度トランジスタＴ９およびＴＩＯの一方のみが
導通状態にあることが保証されている。供給線５の電圧
Ｖａへの切換えは、レベル変換器４において、回路接続
点６に現われる矩形電圧がもはや既に述べたように０ボ
ルトと＋ｖＢとの間で交番しないで、０ボルトとｖａと
の間で交番するので、クロック入力端子１０および１１
に印加されるりｑンクパルス電圧φ１およびφ２はこれ
らの値の間で交番することを生じさせる。これによ９次
のことが達成される。即ち、スイッチングトランジスタ
Ｔ５およびＴ６は＠２の半周期ＴＰ２において確実に阻
止されるので１回路の効率を低下させていた願わしくな
いＣ１およびＣ２における電荷損失が現われ得ないこと
である。
否や供給線５は＋ＶＢから出力端子ＡＧの電ａＥｖＡに
切換えられる。これは、入力端１２に印加されている電
圧Ｖ を入力端１４に印加されてｂる電圧十ＶＢと比較
するコンパに一夕１３がｖａくｖＢの場合には出力端１
６に論理１０１を１出力端１５に論理１１１を出力し、
そしてｖａ＞ＶＢの場合には出力端１５に論理ＩＱＩを
、出力端１・６に論理ＩＩＮを出力するようにして行、
ｔわれる。この場合に、論理１ｇｌは基準電位を意味し
、論理Ｉｌｌはその都度供給線５に現われる電位を意味
する。出力端■６における論理ｌＯＩはＰチャネルスイ
ッチングトランジスタＴＩＯを導通状態にし、出力端１
５における論理１ｇｌはＰチャネルスイッチングトラン
ジスタＴ９を導通状態にする。コノパレータ１３によっ
てその都度トランジスタＴ９およびＴＩＯの一方のみが
導通状態にあることが保証されている。供給線５の電圧
Ｖａへの切換えは、レベル変換器４において、回路接続
点６に現われる矩形電圧がもはや既に述べたように０ボ
ルトと＋ｖＢとの間で交番しないで、０ボルトとｖａと
の間で交番するので、クロック入力端子１０および１１
に印加されるりｑンクパルス電圧φ１およびφ２はこれ
らの値の間で交番することを生じさせる。これによ９次
のことが達成される。即ち、スイッチングトランジスタ
Ｔ５およびＴ６は＠２の半周期ＴＰ２において確実に阻
止されるので１回路の効率を低下させていた願わしくな
いＣ１およびＣ２における電荷損失が現われ得ないこと
である。
第３図は第１図のＡで示された回路部分の変形を示し、
これは出力端ＡＧで＋２ＶＢよりも高い電圧が望まれる
とき第１図による回路におけるＡの代りに使用される。
これは出力端ＡＧで＋２ＶＢよりも高い電圧が望まれる
とき第１図による回路におけるＡの代りに使用される。
第３図の左側の部分においては、部品０１′およびＴ５
’〜丁８′を備えた回路段を見ることができ、これは構
成および動作に関して回路部分Ａに対応する。だだ、蓄
積コンデンサＣ２の代りに、ここでＶま同様に構成され
た第２の回路段が挿入されていて、この回路段は部分Ｏ
１’。
’〜丁８′を備えた回路段を見ることができ、これは構
成および動作に関して回路部分Ａに対応する。だだ、蓄
積コンデンサＣ２の代りに、ここでＶま同様に構成され
た第２の回路段が挿入されていて、この回路段は部分Ｏ
１’。
Ｔ５’、Ｔ６’およびＴ８″からなる。スイッチングト
ランジスタＴ７’は除かれている。というのは、第２の
回路段の入力端１９がＶＢではなくて、コンデンサ０１
′の第１の端子１８′に、スイッチングトランジスタＴ
８’を介して接続されているからである。第２の回路段
には、部分Ｃ］″′、Ｔ５″′、 Ｔ ６ ＃１および
７８″ を有すると同様に構成された別の回路段が接続
されている。この第３の回路段の入力端２０がＶＢにで
はなくてトランジスタＴ８“を介してコンデン＋ｆ Ｏ
］、’の第１の端子Ｊ８′に接続されているために、ト
ランジスタＴ７″は除かれる。
ランジスタＴ７’は除かれている。というのは、第２の
回路段の入力端１９がＶＢではなくて、コンデンサ０１
′の第１の端子１８′に、スイッチングトランジスタＴ
８’を介して接続されているからである。第２の回路段
には、部分Ｃ］″′、Ｔ５″′、 Ｔ ６ ＃１および
７８″ を有すると同様に構成された別の回路段が接続
されている。この第３の回路段の入力端２０がＶＢにで
はなくてトランジスタＴ８“を介してコンデン＋ｆ Ｏ
］、’の第１の端子Ｊ８′に接続されているために、ト
ランジスタＴ７″は除かれる。
コンデンサｃｉ”の第１の端子１８′はスイッチングト
ランジスタＴ８” を介して蓄積コンデシサＣ２′の第
１の端子に接続されている。このコンデンサＣ２′の第
１の端子は同時に回路出力端子ＡＧ’となっている。コ
ンデンサ０２′の第２の端子は基準電位に置かれている
。
ランジスタＴ８” を介して蓄積コンデシサＣ２′の第
１の端子に接続されている。このコンデンサＣ２′の第
１の端子は同時に回路出力端子ＡＧ’となっている。コ
ンデンサ０２′の第２の端子は基準電位に置かれている
。
φ１−０およびφ２＝＋ＶＢｔだはφ２＝Ｖａである各
半周期’ｒ ｐ□においては、コンデンサｃｌ’、ｃｌ
’およびＣＩ’″が一方でＶまφ１により制御されて導
通フているＰチャネルスイッチングトランジスタＴ５’
、Ｔ５’およびＴ５＃′ を介して、他方でＶよφ２に
より制御されて導通しているＮチャネルスイッチングト
ランジスタＴ ６’、 Ｔ ６’およびＴ６’″を介し
て並列にそれぞれ供給電圧＋ＶＢに接続されている。こ
の場合にＰチャネルスイッチングトランジスタＴ ７’
、 Ｔ ８′、Ｔ ８’ およびＴ８′″はそれぞれ阻
止されているので、０１’。
半周期’ｒ ｐ□においては、コンデンサｃｌ’、ｃｌ
’およびＣＩ’″が一方でＶまφ１により制御されて導
通フているＰチャネルスイッチングトランジスタＴ５’
、Ｔ５’およびＴ５＃′ を介して、他方でＶよφ２に
より制御されて導通しているＮチャネルスイッチングト
ランジスタＴ ６’、 Ｔ ６’およびＴ６’″を介し
て並列にそれぞれ供給電圧＋ＶＢに接続されている。こ
の場合にＰチャネルスイッチングトランジスタＴ ７’
、 Ｔ ８′、Ｔ ８’ およびＴ８′″はそれぞれ阻
止されているので、０１’。
ＣＩ’および０１″はそれぞれ＋ｖＢに充電される。
それぞれ次の半周期ＴＰ□においてはトランジスタＴ
５’〜Ｔ５１１７およびＴＯ’〜Ｔ６″が阻止されるの
に対して、トランジスタＴ７′およびＴ８’〜Ｔ８″が
導通する。この場合にコンデンサ０１′〜ｃ １”’の
直列回路が生じ、その際にコンデンサＣ２′はこれらの
コンデンサ０１’〜Ｃ１″′の電圧と供７治屯王→−Ｖ
Ｂとの和電圧、すなわち約＋４ＶＢに充電される。出力
端子ＡＧ’に接続された負荷を介してコンデンサＣ２’
は部分的に放電するが、しかしこれによシ生じる電荷損
失は各第２の半周期ＴＰ２において上述の＋４ＶＢまで
の充電によシ再び補償される。−膜化して言えば、第３
図に示す如き回路をｎ個だけ設けた場合には回路出力端
子ＡＧ’に＋ （ｎ ＋ １ ） Ｖ Ｂの電圧が生じ
る。
５’〜Ｔ５１１７およびＴＯ’〜Ｔ６″が阻止されるの
に対して、トランジスタＴ７′およびＴ８’〜Ｔ８″が
導通する。この場合にコンデンサ０１′〜ｃ １”’の
直列回路が生じ、その際にコンデンサＣ２′はこれらの
コンデンサ０１’〜Ｃ１″′の電圧と供７治屯王→−Ｖ
Ｂとの和電圧、すなわち約＋４ＶＢに充電される。出力
端子ＡＧ’に接続された負荷を介してコンデンサＣ２’
は部分的に放電するが、しかしこれによシ生じる電荷損
失は各第２の半周期ＴＰ２において上述の＋４ＶＢまで
の充電によシ再び補償される。−膜化して言えば、第３
図に示す如き回路をｎ個だけ設けた場合には回路出力端
子ＡＧ’に＋ （ｎ ＋ １ ） Ｖ Ｂの電圧が生じ
る。
上述ｖＰチャネルスイッチングトランジスタの基板はそ
れぞれ供給線５の電位に置かれているが、このことは第
３図においては図示を分シ易ぐする理由から考慮されて
いない。Ｎチャネルスイッチングトランジスタの基板は
基準電位に置くことが望ましい。０ＭＯ８技術にて回路
を実現する場合には、これは例えばＮ導電型基板上に形
成され、この基板中にはＮチャネルスイッチングトラン
ジスタの基板を形成する個々のＰ導電部が挿入されてい
る。
れぞれ供給線５の電位に置かれているが、このことは第
３図においては図示を分シ易ぐする理由から考慮されて
いない。Ｎチャネルスイッチングトランジスタの基板は
基準電位に置くことが望ましい。０ＭＯ８技術にて回路
を実現する場合には、これは例えばＮ導電型基板上に形
成され、この基板中にはＮチャネルスイッチングトラン
ジスタの基板を形成する個々のＰ導電部が挿入されてい
る。
本発明により得られる利点は、とくに次の点にある。す
なわち、電圧を増倍化する回路部分の運転のために供給
電圧全部、が自由になり、同時にスイッチングトランジ
スタの確実な制御およびとりわけスイッチングトランジ
スタの確実な阻止が保証されていることである。
なわち、電圧を増倍化する回路部分の運転のために供給
電圧全部、が自由になり、同時にスイッチングトランジ
スタの確実な制御およびとりわけスイッチングトランジ
スタの確実な阻止が保証されていることである。
第１図は０ＭＯ８技術で実現された本発明による回路の
実施例を示す接続図、第２図は第１図の実施例ｅζつい
ての動作説明図、第３図は第１図の実施例に対する一部
の変形例を示す接続図である。 Ｃ１コンデンサ、Ｃ２・・・蓄積コンデンサ、Ｔ５．Ｔ
Ｑ・・・第１のスイッチングトランジスタ、Ｔ７．Ｔ８
・・別の第１のスイッチングトランジスタ、Ｔ１０・・
第２のスイッチングトランジスタ、Ｔ９・・第３のスイ
ッチングトランジスタ、工・・・矩形電圧発生器、４・
・レベル変換器、５・・・供給線、８．９・インバータ
、１３・・・コノパレータ、１ａ・・・供給電圧源、Ａ
Ｇ・・・回路出力端子、φ１．φ２・クロックパルス電
圧、ＶＢ・・・供給電圧、ｖａ・・・出力電圧。
実施例を示す接続図、第２図は第１図の実施例ｅζつい
ての動作説明図、第３図は第１図の実施例に対する一部
の変形例を示す接続図である。 Ｃ１コンデンサ、Ｃ２・・・蓄積コンデンサ、Ｔ５．Ｔ
Ｑ・・・第１のスイッチングトランジスタ、Ｔ７．Ｔ８
・・別の第１のスイッチングトランジスタ、Ｔ１０・・
第２のスイッチングトランジスタ、Ｔ９・・第３のスイ
ッチングトランジスタ、工・・・矩形電圧発生器、４・
・レベル変換器、５・・・供給線、８．９・インバータ
、１３・・・コノパレータ、１ａ・・・供給電圧源、Ａ
Ｇ・・・回路出力端子、φ１．φ２・クロックパルス電
圧、ＶＢ・・・供給電圧、ｖａ・・・出力電圧。
Claims (1)
- 【特許請求の範囲】 １）第１のスイッチングトランジスタ（Ｔ５゜Ｔ６）を
介して供給電圧源（１ａ）に接続可能であると共に別の
第１のスイッチングトランジスタ（Ｔ７．Ｔ８）を介し
て供＃８電圧源（Ｊ、 ａ ）と回路出力端子（ＡＧ）
に並列接続された蓄積コンデンサ（Ｃ２）とに直列に接
続可能であるコンデンサ（Ｃ１）が設けられ、第１のス
イッチングトランジスタを制御するために設けられたク
ロック電圧発生器（Ｊ。 ４．８．９）がクロック電圧振幅について供給室）Ｅ（
ＶＢ）に対応する値から出力直圧（Ｖユ）に対応する値
・＼切換可能であるような電子増倍回路において、クロ
ック電圧発生器（１゜４．８．９）は第Ｊのスイッチン
グトランジスタを制御するクロックパルス電圧（φ１゜
φ２）の振幅切換えのために供給線（５）を介して制御
可能であシ、この供給線（５）は第２のスイッチングト
ランジスタ（Ｔ １．０ ）を介して供給電圧源（ｌａ
）に接続可能であると共に第３のスイッチングトランジ
スタ（Ｔ９）を介して回路出力端子（ＡＧ）に接続可能
であり、しかも第２のスイッチングトランジスタ（ＴＩ
Ｏ）のゲートおよび第３のスイッチングトランジスタ（
Ｔ９）のゲートは供給′電圧源（１ａ）と回路出力端子
（ＡＧ）とから入力を受けるコンパレータ（］、 ３
）の出力４（１６，１５）に接続されていることを特徴
とする電圧増倍回路。 ２）クロック電圧発生器は、それぞれＰチャネルスイッ
チングトランジスタ（Ｔ２．Ｔ４）とこれに直列なＮチ
ャネルスイッチングトラ、／リスタ（Ｔｌ、Ｔ３）とか
らなる２゛りのスイッチング枝路を有するレベル変侠器
（４）を備え、一方のスイッチング枝路の両スイソチン
′グトランジスタの１つ（Ｔ２．Ｔ４）のゲートはそれ
ぞれ他方のスイッチング枝路の両スイッチングトランジ
スタ（Ｔ３．Ｔ４；Ｔｌ、Ｔ２．）が互いに接続されて
いる接続点（０，７）に導かれ、レベル変換器の２つの
他方のスイッチングトランジスタ（ＴＩ、Ｔ３）はそれ
らのゲートを介してそれぞれ矩形電圧発生器（１）の第
１の出力端とこれに対して反転関係にある第２の出力端
に接続されていることを特徴とする特許請求の範囲第１
ＪＡ記載の電圧増倍回路。 ３）複数のコンデンサ（ｃ １’、 ｃ １“、Ｃド′
）が設けられ、これらのコンデンサ１ま、それぞれ第１
のスイッチングトランジスタの第１の部分（Ｔ５’、
Ｔ６’、 Ｔ５“、Ｔ６′、Ｔ５”’、Ｔ６“）を介し
て供給電圧源（１ａ）に接続ＩＪＪ’ ｉｆヒであり、
かつｇｔのスイッチングトランジスタの第２の部分（Ｔ
７′、Ｔ ８′、 −Ｔ ８’、Ｔ ８”’ ）を介
して〃いに直列ＶＣ接続されて供給電圧＃（ｌａ）と蓄
積コンデンサ（０２’）とに接続可能であることを特徴
とする特許Ｊ請求の範ｖＪＪ第１項゛または第２項記載
の電圧増倍回路。 ４）各コンデンサ（ＣＩ）Ｕ第１のクロックパルス電圧
（φ１）を介して制御可能なＰチャネルスイッチングト
ランジスタ（Ｔ５）と第１のクロックパルス電圧（φｌ
＞ｖｃｓして反転関係にある第２のクロックペルス電圧
（φ２）を介して制御可能なＮチャネルスイッチングト
ランジスタ（Ｔ６）とに直列に接続され、この直列回路
は供給電圧源（ｌａ）を印加さ九るようになって２勺、
各コンデンサ（ＣＤはさらＫいずれも第２のクロックパ
ルスｉＥ（φ２）を介して制御可ｉｊヒなＰチャネルス
イッチングトランジスタ（ＴＩ）および別のＰチャネル
スイッチングトランジスタ（Ｔ８）に直列に接続され、
この後者の直列回路は供給電圧＠ （ｌ ａ ）と蓄積
コンデンサ（Ｃ２）に直列になっていることｆ：特徴と
する特許請求の範囲第１項ないし第３項のいずれかに記
載の電圧増倍回路。 ５）０ＭＯ８技術で構成されていることを特徴とする特
許請求の範囲第１項ないし第４項のいずれかに記載の電
圧増倍回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3335423A DE3335423A1 (de) | 1983-09-29 | 1983-09-29 | Schaltung zur spannungsvervielfachung |
| DE3335423.5 | 1983-09-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6096174A true JPS6096174A (ja) | 1985-05-29 |
Family
ID=6210496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59201403A Pending JPS6096174A (ja) | 1983-09-29 | 1984-09-26 | 電圧増倍回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4616303A (ja) |
| EP (1) | EP0135889B1 (ja) |
| JP (1) | JPS6096174A (ja) |
| AT (1) | ATE48347T1 (ja) |
| CA (1) | CA1225698A (ja) |
| DE (2) | DE3335423A1 (ja) |
| DK (1) | DK466284A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04331458A (ja) * | 1990-12-11 | 1992-11-19 | Nippon Motoroola Kk | 充電量可変のチャージポンプ直流昇圧回路 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679134A (en) * | 1985-10-01 | 1987-07-07 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply and RS-232 transmitter/receiver |
| GB2193392A (en) * | 1986-08-02 | 1988-02-03 | Plessey Co Plc | Efficiency enhanced voltage multiplier |
| JPH061974B2 (ja) * | 1988-03-25 | 1994-01-05 | ヤマハ株式会社 | Ｄｃ−ｄｃ昇圧電源 |
| US4807104A (en) * | 1988-04-15 | 1989-02-21 | Motorola, Inc. | Voltage multiplying and inverting charge pump |
| US4888505A (en) * | 1988-05-02 | 1989-12-19 | National Semiconductor Corporation | Voltage multiplier compatible with a self-isolated C/DMOS process |
| JP2503596B2 (ja) * | 1988-07-14 | 1996-06-05 | 日本電気株式会社 | 半導体装置 |
| JPH02146955A (ja) * | 1988-08-30 | 1990-06-06 | Michiko Naito | 静電トランス |
| EP0363715B1 (de) * | 1988-10-13 | 1994-06-01 | Siemens Aktiengesellschaft | Integrierte Spannungsvervielfachschaltung für niedrige Versorgungsspannung |
| GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
| GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
| US5051881A (en) * | 1990-07-05 | 1991-09-24 | Motorola, Inc. | Voltage multiplier |
| SE9002558D0 (sv) * | 1990-08-02 | 1990-08-02 | Carlstedt Elektronik Ab | Processor |
| US5258662A (en) * | 1992-04-06 | 1993-11-02 | Linear Technology Corp. | Micropower gate charge pump for power MOSFETS |
| JP2632112B2 (ja) * | 1992-07-27 | 1997-07-23 | 三菱電機株式会社 | 電圧発生回路 |
| EP0612140B1 (en) * | 1993-02-17 | 1997-04-23 | STMicroelectronics S.r.l. | Charge pump circuit |
| EP0631369A1 (en) * | 1993-06-21 | 1994-12-28 | STMicroelectronics S.r.l. | Voltage multiplier for high output current with a stabilized output voltage |
| US5526253A (en) * | 1993-09-22 | 1996-06-11 | Advanced Micro Devices, Inc. | Low power voltage boost circuit with regulated output |
| US5672992A (en) * | 1995-04-11 | 1997-09-30 | International Rectifier Corporation | Charge pump circuit for high side switch |
| US6225792B1 (en) * | 1996-12-23 | 2001-05-01 | Phonak Ag | Method and apparatus for the supply of energy to a hearing device |
| US5719528A (en) * | 1996-04-23 | 1998-02-17 | Phonak Ag | Hearing aid device |
| DE19627197C1 (de) * | 1996-07-05 | 1998-03-26 | Siemens Ag | Vorrichtung zur Spannungsvervielfachung mit geringer Abhängigkeit der Ausgangsspannung von der Versorgungsspannung |
| DK1473968T3 (da) * | 1996-12-04 | 2009-09-07 | Phonak Ag | Fremgangsm de og apparat til tilfärsel af energi til en häreanordning |
| US7443836B2 (en) * | 2003-06-16 | 2008-10-28 | Intel Corporation | Processing a data packet |
| US7466188B2 (en) * | 2006-12-21 | 2008-12-16 | International Business Machines Corporation | Stress control mechanism for use in high-voltage applications in an integrated circuit |
| EP2143124A4 (en) * | 2007-04-04 | 2017-06-28 | Cooper Technologies Company | System and method for boosting battery output |
| US7733161B2 (en) * | 2008-02-15 | 2010-06-08 | International Business Machines Corporation | Voltage boost system, IC and design structure |
| US7710195B2 (en) * | 2008-02-15 | 2010-05-04 | International Business Machines Corporation | Two stage voltage boost circuit with precharge circuit preventing leakage, IC and design structure |
| US7737766B2 (en) * | 2008-02-15 | 2010-06-15 | International Business Machines Corporation | Two stage voltage boost circuit, IC and design structure |
| US9217662B2 (en) * | 2011-08-31 | 2015-12-22 | Hamilton Sundstrand Corporation | Vibration signal compensation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1364618A (en) * | 1971-12-03 | 1974-08-21 | Seiko Instr & Electronics | Voltage boosters |
| JPS574182B2 (ja) * | 1974-02-14 | 1982-01-25 | ||
| GB1504867A (en) * | 1974-06-05 | 1978-03-22 | Rca Corp | Voltage amplitude multiplying circuits |
| US4199806A (en) * | 1978-01-18 | 1980-04-22 | Harris Corporation | CMOS Voltage multiplier |
| US4344003A (en) * | 1980-08-04 | 1982-08-10 | Rca Corporation | Low power voltage multiplier circuit |
| DE3327393A1 (de) * | 1983-07-29 | 1985-02-14 | Robert Bosch Gmbh, 7000 Stuttgart | Steuereinrichtung zum schnelleren schalten eines elektromagnetischen verbrauchers, insbesondere in verbindung mit brennkraftmaschinen |
-
1983
- 1983-09-29 DE DE3335423A patent/DE3335423A1/de not_active Withdrawn
-
1984
- 1984-06-25 US US06/624,348 patent/US4616303A/en not_active Expired - Fee Related
- 1984-09-12 DE DE8484110892T patent/DE3480632D1/de not_active Expired - Lifetime
- 1984-09-12 EP EP84110892A patent/EP0135889B1/de not_active Expired
- 1984-09-12 AT AT84110892T patent/ATE48347T1/de not_active IP Right Cessation
- 1984-09-26 JP JP59201403A patent/JPS6096174A/ja active Pending
- 1984-09-27 CA CA000464132A patent/CA1225698A/en not_active Expired
- 1984-09-28 DK DK466284A patent/DK466284A/da not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04331458A (ja) * | 1990-12-11 | 1992-11-19 | Nippon Motoroola Kk | 充電量可変のチャージポンプ直流昇圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4616303A (en) | 1986-10-07 |
| EP0135889B1 (de) | 1989-11-29 |
| DK466284D0 (da) | 1984-09-28 |
| ATE48347T1 (de) | 1989-12-15 |
| DE3480632D1 (de) | 1990-01-04 |
| DK466284A (da) | 1985-03-30 |
| DE3335423A1 (de) | 1985-04-04 |
| EP0135889A2 (de) | 1985-04-03 |
| EP0135889A3 (en) | 1986-08-13 |
| CA1225698A (en) | 1987-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6096174A (ja) | 電圧増倍回路 | |
| US4016476A (en) | Booster circuits | |
| JPS5811767B2 (ja) | 昇圧回路 | |
| JPH04138068A (ja) | インバータ装置の駆動回路 | |
| JP3509953B2 (ja) | 電圧増倍器 | |
| JP3203464B2 (ja) | 交流電力変換装置 | |
| US6087863A (en) | Method for improving the efficiency of discharging capacitive loads in H-bridge switching networks | |
| JP2004521456A (ja) | 電子回路 | |
| JPS6048065B2 (ja) | 電流駆動回路 | |
| CN1178444A (zh) | 带有互补变换器开关的气体放电灯镇流器电路 | |
| JP3163896B2 (ja) | ３相ｐｗｍインバータ | |
| JP4116245B2 (ja) | 定電流変圧器 | |
| JPS60244120A (ja) | 電界効果トランジスタ駆動回路 | |
| JP2001352763A (ja) | 電力変換装置 | |
| CN114499261A (zh) | 一种双轴振镜驱动电路及其系统 | |
| CN113037114A (zh) | 一种三相五电平逆变电路及其工作方法 | |
| JP2910518B2 (ja) | ブリッジ型インバ−タ装置 | |
| US4496852A (en) | Low power clock generator | |
| JP3104736B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP3180522B2 (ja) | 直流電源装置 | |
| JPH09285132A (ja) | スイッチトキャパシタ形ｄｃ−ａｃ変換方法および変換器 | |
| JPH0777515B2 (ja) | 単相−３相変換回路 | |
| JP2006513538A (ja) | ３レベルｄｃ／ａｃコンバータ | |
| JPH0629579A (ja) | ペルチェ素子駆動回路 | |
| JP4281360B2 (ja) | チャージポンプ回路 |