JPS6096937A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS6096937A JPS6096937A JP20520683A JP20520683A JPS6096937A JP S6096937 A JPS6096937 A JP S6096937A JP 20520683 A JP20520683 A JP 20520683A JP 20520683 A JP20520683 A JP 20520683A JP S6096937 A JPS6096937 A JP S6096937A
- Authority
- JP
- Japan
- Prior art keywords
- base
- transistor
- current source
- resistance
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/54—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving generating subcarriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタ回路に関し、特にパイロット・ト
ーン方式のＦＭマルチプレックス復調回路に関するもの
である。
ーン方式のＦＭマルチプレックス復調回路に関するもの
である。
集積回路化されたこの種のＦＭマルチグレノクス復調回
路の構成例を第１図に示す。第１図において、ＦＭコン
ポジット信号ｌは、集積回路２の入力端子３に入シ、復
調器４と７エイズ・ロックド・ループ（Ｐ−Ｌ−Ｌ）ｉ
構成する位相比較器５へ導かれる。位相比較器（ＰＤ）
’５の出力にはロー・バス・フィルター（Ｉ、−Ｐ−Ｆ
）６が配置され、位相比較器５出力に含まれる高い周波
数成分全除去して、電圧制御型発振器（Ｖ、Ｃ，０）７
の発振周波数を制御する。通常、パイロット・トーン方
式のパイロット周波数は１９ｋＨｚであシ、ＶＣＯ７は
４倍の７６ｋＨｚで発振しているので、第一〇分周器８
で３８ｋＨｚに、又第二の分局器９で１９ｋｌｌｚにそ
れぞれ分周し、この１９ｋＨｚｋ位相比較器５の比較周
波数としてＰ、Ｌ、Ｌ、＝ｉ構成している。一方、第一
の分局器８で分周された３８ｋＨｚ信号は、復調器４の
スイッチング周波数として使われ、出力端子１０．１１
に負荷抵抗１２．１３デ・エンファシス用コンデンサー
１４゜１５全接続して、右および左チヤンネル成分のス
テレオ復調出力を得る。
路の構成例を第１図に示す。第１図において、ＦＭコン
ポジット信号ｌは、集積回路２の入力端子３に入シ、復
調器４と７エイズ・ロックド・ループ（Ｐ−Ｌ−Ｌ）ｉ
構成する位相比較器５へ導かれる。位相比較器（ＰＤ）
’５の出力にはロー・バス・フィルター（Ｉ、−Ｐ−Ｆ
）６が配置され、位相比較器５出力に含まれる高い周波
数成分全除去して、電圧制御型発振器（Ｖ、Ｃ，０）７
の発振周波数を制御する。通常、パイロット・トーン方
式のパイロット周波数は１９ｋＨｚであシ、ＶＣＯ７は
４倍の７６ｋＨｚで発振しているので、第一〇分周器８
で３８ｋＨｚに、又第二の分局器９で１９ｋｌｌｚにそ
れぞれ分周し、この１９ｋＨｚｋ位相比較器５の比較周
波数としてＰ、Ｌ、Ｌ、＝ｉ構成している。一方、第一
の分局器８で分周された３８ｋＨｚ信号は、復調器４の
スイッチング周波数として使われ、出力端子１０．１１
に負荷抵抗１２．１３デ・エンファシス用コンデンサー
１４゜１５全接続して、右および左チヤンネル成分のス
テレオ復調出力を得る。
通常、ＦＭマルチ・プレックス復調回路の低電圧動作を
限外しているのは、復調器４であり、その他の回路ブロ
ックの低電圧動作化は簡単に実現出来つつある。これ全
第２図にニジ説明する。
限外しているのは、復調器４であり、その他の回路ブロ
ックの低電圧動作化は簡単に実現出来つつある。これ全
第２図にニジ説明する。
第２図は復調器４の従来例全示すもので、トランジスタ
２０，２１，２２，２３ｔ−二重平衡差動接続とし、各
々の共通ベースと電源端子２００間には抵抗２４．２５
接続し、接地１００との間には、各々抵抗２６．２７と
トランジスタ２８．２９の直列接続したもの全接続し、
トランジスタ２８゜２９のベースには前述の第１の分局
器８の出力であって互いに逆位相の３８ＫＨｚスイッチ
ング信号を注入する。トランジスタ２０と２１．２２と
２３の夫々の共通エミッタには、トランジスタ３０．３
１．抵抗３２．３３から成るエミッタ接地回路全接続し
、トランジスタ３１のベースは。
２０，２１，２２，２３ｔ−二重平衡差動接続とし、各
々の共通ベースと電源端子２００間には抵抗２４．２５
接続し、接地１００との間には、各々抵抗２６．２７と
トランジスタ２８．２９の直列接続したもの全接続し、
トランジスタ２８゜２９のベースには前述の第１の分局
器８の出力であって互いに逆位相の３８ＫＨｚスイッチ
ング信号を注入する。トランジスタ２０と２１．２２と
２３の夫々の共通エミッタには、トランジスタ３０．３
１．抵抗３２．３３から成るエミッタ接地回路全接続し
、トランジスタ３１のベースは。
トランジスタ３００ベースと等電位のバイアス源３４に
接続する。他方トランジスタ３００ベースは、ダイオー
ド３５．トランジスタ３６，３７゜抵抗３８．および定
電流源３９．４０からなる定電圧回路４１に抵抗４２，
４３． トランジスタ４４．４５，４６．および定電流
源４７からなる入カパッファ回路４８がつながったトラ
ンジスタ４５のエミッタとトランジスタ４６のコレクタ
との接続点につながっている。前述のトランジスタ２０
．２２のコレクタには、トランジスタ４９゜５０から成
るカレント・ミラー回路が接続され、トランジスタ５０
のコレクタが復調器出力端子１０となシ、抵抗１２．コ
ンデンサー１４から成るデ・エン７アシス負荷回路が接
続される。同様にトランジスタ２１．２３のコレクタに
ハトランジスタ５１．５２のカレントミラー回路が接続
され、トランジスタ５２のコレクタが復調器出力端子１
１となシ、そこに、抵抗１３．コンデンサ１５でなるデ
・エンファシス回路が接続される。
接続する。他方トランジスタ３００ベースは、ダイオー
ド３５．トランジスタ３６，３７゜抵抗３８．および定
電流源３９．４０からなる定電圧回路４１に抵抗４２，
４３． トランジスタ４４．４５，４６．および定電流
源４７からなる入カパッファ回路４８がつながったトラ
ンジスタ４５のエミッタとトランジスタ４６のコレクタ
との接続点につながっている。前述のトランジスタ２０
．２２のコレクタには、トランジスタ４９゜５０から成
るカレント・ミラー回路が接続され、トランジスタ５０
のコレクタが復調器出力端子１０となシ、抵抗１２．コ
ンデンサー１４から成るデ・エン７アシス負荷回路が接
続される。同様にトランジスタ２１．２３のコレクタに
ハトランジスタ５１．５２のカレントミラー回路が接続
され、トランジスタ５２のコレクタが復調器出力端子１
１となシ、そこに、抵抗１３．コンデンサ１５でなるデ
・エンファシス回路が接続される。
トランジスタ４４のベースは入力端子３となシ、コンデ
ンサー１６を介してコンポジット信号１が導入される。
ンサー１６を介してコンポジット信号１が導入される。
低電圧動作全必要される復調器は次式を満足する必要が
ある。
ある。
Ｖｃｃ≧ＶＲ３２＋ＶＣＥ（５ａｔ）Ｑａｅ）ＶｃＥ（
５ａｔ）ｑｚｏモＶＢＥＱ４９ ■Ｖａｚ４ｏｒｕｚｓ
−１＃ｉ＋ｇｑｚｏ≧Ｖｃｔｓａｔｑ２ｏ−１−ＶＢｒ
ｉｎ ■ここで、 Ｖｃｃは電源電圧、Ｖｉ（ｎ）は抵
抗Ｒ（ｎ）の電圧ドロップ、 Ｖｃｇ（ｓａｔ）Ｑ（ｎ
）はトランジスタｎのコレクターエミッタ飽和電圧、Ｖ
ｎｇＱ（ｎ）はトランジスタｎのベース−エミッタ間電
圧である。
５ａｔ）ｑｚｏモＶＢＥＱ４９ ■Ｖａｚ４ｏｒｕｚｓ
−１＃ｉ＋ｇｑｚｏ≧Ｖｃｔｓａｔｑ２ｏ−１−ＶＢｒ
ｉｎ ■ここで、 Ｖｃｃは電源電圧、Ｖｉ（ｎ）は抵
抗Ｒ（ｎ）の電圧ドロップ、 Ｖｃｇ（ｓａｔ）Ｑ（ｎ
）はトランジスタｎのコレクターエミッタ飽和電圧、Ｖ
ｎｇＱ（ｎ）はトランジスタｎのベース−エミッタ間電
圧である。
低電圧動作としてＶｃｃ＝３ｖであって標準１，８Ｖの
動作迄全考え、入力信号として３００ ｍ ｖ ｒｍｓ
であり、復調器の電圧利得１ＱｄＢ、ま−ｆｃ、ＦＭ復
調時の出力ディ・エンファシスｒｃ５０μ（２）の時定
数とし、さらに、出力端子１０．１１のコンデンサ１２
．１３の制約から、コンデンサがＥ６シリーズで取り易
い０．１５μＦとすると、−産的に負荷抵抗１２．１３
の＠は３，３にΩ付近に固定される。他方、復調器の電
圧利得２０ｄＢとする事で。
動作迄全考え、入力信号として３００ ｍ ｖ ｒｍｓ
であり、復調器の電圧利得１ＱｄＢ、ま−ｆｃ、ＦＭ復
調時の出力ディ・エンファシスｒｃ５０μ（２）の時定
数とし、さらに、出力端子１０．１１のコンデンサ１２
．１３の制約から、コンデンサがＥ６シリーズで取り易
い０．１５μＦとすると、−産的に負荷抵抗１２．１３
の＠は３，３にΩ付近に固定される。他方、復調器の電
圧利得２０ｄＢとする事で。
トランジスタ３０．３１のエミッタ抵抗３２．３３の値
は、カレント・ミラー回路４９と５０．５１と５２のエ
ミッタ面積比１ｆｌ：１とすると、負荷又、トランジス
タ３０．３１のエミッタ接地型トランジスタが、入力信
号レベル３００ ｍｙ ｒｍｓ （＝４２４ｍｖｐｅａ
ｋ）ｉ無歪で増巾する為Ｋｕ、抵抗Ｒ３２のドロップ電
圧ＶＲ３２として Ｖ几３２≧４２４ｍｖ ・・・・・・■が必要である。
は、カレント・ミラー回路４９と５０．５１と５２のエ
ミッタ面積比１ｆｌ：１とすると、負荷又、トランジス
タ３０．３１のエミッタ接地型トランジスタが、入力信
号レベル３００ ｍｙ ｒｍｓ （＝４２４ｍｖｐｅａ
ｋ）ｉ無歪で増巾する為Ｋｕ、抵抗Ｒ３２のドロップ電
圧ＶＲ３２として Ｖ几３２≧４２４ｍｖ ・・・・・・■が必要である。
その他、■、■式で、一般的にトランジスタはＶｎｇキ
０．７ ｖ、 ＶｃＥｓａｔ中０．２程度であるので
、０式に代表値全代入するとＶｃｃ≧ＷＩｔｓ ２−１
−ＶＣＥ（Ｓａｔ）Ｑ３０＋ＶＣＥ（Ｓａｔ）２Ｇ＋％
’ＢｇＱ４７＝ ０．４２４＋０．２＋０．２＋０．７
＝ １．５２ （ｖ） となる。すなわち、 Ｖｃｃ≧１．８ｖ以上は満足する
が、■式ニ於て、ＶｎＨｚｏｓ：ＶＢｑ４ＧテアＤ、
抵抗２４．２５の電圧ドロップは、この抵抗全光れるの
トランジスタ２０，２１，２２．２３のベース電流ＩＣ
！る）’Ｏツブの為Ｖｉｕ４＝ａｚｓ（Ｖｃｚｓａｔｑ
ｚ。
０．７ ｖ、 ＶｃＥｓａｔ中０．２程度であるので
、０式に代表値全代入するとＶｃｃ≧ＷＩｔｓ ２−１
−ＶＣＥ（Ｓａｔ）Ｑ３０＋ＶＣＥ（Ｓａｔ）２Ｇ＋％
’ＢｇＱ４７＝ ０．４２４＋０．２＋０．２＋０．７
＝ １．５２ （ｖ） となる。すなわち、 Ｖｃｃ≧１．８ｖ以上は満足する
が、■式ニ於て、ＶｎＨｚｏｓ：ＶＢｑ４ＧテアＤ、
抵抗２４．２５の電圧ドロップは、この抵抗全光れるの
トランジスタ２０，２１，２２．２３のベース電流ＩＣ
！る）’Ｏツブの為Ｖｉｕ４＝ａｚｓ（Ｖｃｚｓａｔｑ
ｚ。
となシ、■式が満足されない。この結果、第３図に示す
様に、低入力信号レベルでも概にトランジスタ２０〜２
３が飽和領域に入って動作している為、歪率が取れず、
かつ又高入力信号レベルではトランジスタ２０〜２３の
コレクターエミッタ間飽和電圧がさらに大きくなシ歪率
の悪化を招いていた。
様に、低入力信号レベルでも概にトランジスタ２０〜２
３が飽和領域に入って動作している為、歪率が取れず、
かつ又高入力信号レベルではトランジスタ２０〜２３の
コレクターエミッタ間飽和電圧がさらに大きくなシ歪率
の悪化を招いていた。
本発明の目的は、低電圧動作全可能してステレオ復調回
路に適したトランジスタ回路全提供することにある。
路に適したトランジスタ回路全提供することにある。
本発明は、二重平衡差動増幅器への信号供給におけるダ
イナミック・レンジ全拡大したことを特徴とする。
イナミック・レンジ全拡大したことを特徴とする。
以下、本発明の実施例上図面によシ説明する。
第４図は本発明の一実施例全示し、第２図と同一部分鵬
同一符号で付して説明全省略する。従来例と異る部分屯
抵抗２５．２４の各々と接地端子１００との間に定電流
源５３．５４’に設けたものであシ、それぞれ、トラン
ジスタ５５．抵抗５７およびトランジスタ５６．抵抗５
８で構成される。定電流源５３．５４はそれぞれｌ０５
３． ｌ０５４の定電流ｔ″流す。したがって、抵抗２
４．２５の電圧降下■Ｒ２４′、ｖＲ２５′ハ ■几２４’ ＝ Ｒ２４ＸＩＯ５Ｂ、 ■■几ｚｓ’
＝ Ｒ２５ＸＩＯ５４■ で懺われ、これらは、■式に於て％Ｖｉｖｃｌｚ呻Ｖｎ
Ｅｑ４９とおいた残りのＶＲ２４，ＶＲ２５に置き替え
ることができる。即ち。
同一符号で付して説明全省略する。従来例と異る部分屯
抵抗２５．２４の各々と接地端子１００との間に定電流
源５３．５４’に設けたものであシ、それぞれ、トラン
ジスタ５５．抵抗５７およびトランジスタ５６．抵抗５
８で構成される。定電流源５３．５４はそれぞれｌ０５
３． ｌ０５４の定電流ｔ″流す。したがって、抵抗２
４．２５の電圧降下■Ｒ２４′、ｖＲ２５′ハ ■几２４’ ＝ Ｒ２４ＸＩＯ５Ｂ、 ■■几ｚｓ’
＝ Ｒ２５ＸＩＯ５４■ で懺われ、これらは、■式に於て％Ｖｉｖｃｌｚ呻Ｖｎ
Ｅｑ４９とおいた残りのＶＲ２４，ＶＲ２５に置き替え
ることができる。即ち。
Ｖ’Ｒｚｉ＝ ａｚ４ｘＩｏｓｓ ２ Ｖｃｇｓａｔｑ
ｚｏ ■’Ｖ’Ｒ２５＝ ＲｚｓｘＩｏｓｓ ２ Ｖｃ
ｇｓａｔＱ２２ ■となる。
ｚｏ ■’Ｖ’Ｒ２５＝ ＲｚｓｘＩｏｓｓ ２ Ｖｃ
ｇｓａｔＱ２２ ■となる。
前述した如く、トランジスタＱｚｏ、Ｑ２ｚ の飽和コ
レクタ・エミッタ間電圧は０．２ｖ程度なので。
レクタ・エミッタ間電圧は０．２ｖ程度なので。
Ｖ’ Ｒ２４，Ｖ’ Ｒ２６ｔ；ｊ、 ０．２ ｖ ’
ｃ越え、カッＲ２４，Ｒｚ Ｓ 及びｌ０５１１． ｌ
０５４ のバラツキ等全考慮してｌＯ〜２０チ増しの０
．２５Ｖに設定すると良いだろう。
ｃ越え、カッＲ２４，Ｒｚ Ｓ 及びｌ０５１１． ｌ
０５４ のバラツキ等全考慮してｌＯ〜２０チ増しの０
．２５Ｖに設定すると良いだろう。
他方、抵抗Ｒｚ ４． Ｒ１２ｓの値は、二重平衡トラ
ンジスタのスイッチング動作を行ない差動の飽和特性全
維持させる為に４ｋＴ／ｑｗｌ ０ Ｏｍｙ （但しに
ニ−ｐ ボルツマン定数、Ｔ：絶対温度、ｑ：クーロン力）以上
の振幅全注入出来る事が必要で％ｔ１ぼ、 Ｒ２Ｓ／Ｒ
２７，几２４／ＩＩ（ｚｇの抵抗比で決められる。−例
として、几９＝ ＲＩＩａ＝ ５ ｋ 、 ｋＬ２ｙ＝
几２６＝２２ｋに選ぶと、低電圧Ｖｃｃ＝１８ｖ′ｔ″
考えても約３ Ｑ ＱｍＶｐ−ｐのスイッチング信号全
二重平衡差動の上側スイッチングトランジスタのベース
に供給出来る。従っテＲ２４： Ｒ２５＝ ５ ｋ ＋
！： シテ％ｖＲ２４＝Ｖ’Ｒ２５＝０．２５ｖｆ実現
する時にはｌ０ｓ３＝Ｉｏｓ４＝５９μＡに設定すると
良い。本発明による定電流源全付加すると。
ンジスタのスイッチング動作を行ない差動の飽和特性全
維持させる為に４ｋＴ／ｑｗｌ ０ Ｏｍｙ （但しに
ニ−ｐ ボルツマン定数、Ｔ：絶対温度、ｑ：クーロン力）以上
の振幅全注入出来る事が必要で％ｔ１ぼ、 Ｒ２Ｓ／Ｒ
２７，几２４／ＩＩ（ｚｇの抵抗比で決められる。−例
として、几９＝ ＲＩＩａ＝ ５ ｋ 、 ｋＬ２ｙ＝
几２６＝２２ｋに選ぶと、低電圧Ｖｃｃ＝１８ｖ′ｔ″
考えても約３ Ｑ ＱｍＶｐ−ｐのスイッチング信号全
二重平衡差動の上側スイッチングトランジスタのベース
に供給出来る。従っテＲ２４： Ｒ２５＝ ５ ｋ ＋
！： シテ％ｖＲ２４＝Ｖ’Ｒ２５＝０．２５ｖｆ実現
する時にはｌ０ｓ３＝Ｉｏｓ４＝５９μＡに設定すると
良い。本発明による定電流源全付加すると。
前述のスイッチング信号レベルは、 ’Ｖ’Ｒ２４＝Ｖ
’Ｒ２５分がある為若干減少するが、それでも２ ｇ
Ｏｍｙ ｐ−ｐろシ十分である。
’Ｒ２５分がある為若干減少するが、それでも２ ｇ
Ｏｍｙ ｐ−ｐろシ十分である。
第４図で示した復調回路の入力対歪特性上第５図に示す
。このように、二重平衡差動増幅器の通過型は従来例の
Ｈになっており、電源電圧が低いにもかかわらず低ひず
みが実現出来る。
。このように、二重平衡差動増幅器の通過型は従来例の
Ｈになっており、電源電圧が低いにもかかわらず低ひず
みが実現出来る。
第６図に他の実現例金示す。この実施例は、右および左
チヤンネル信号成分の分離度を調整する回路７０を集積
回路に内蔵したものであり、他の構成は第４図と同じで
ある。分離度調整回路７０はトランジスタ５９．６０お
よび抵抗６１，６２゜６３から成勺、トランジスタ５９
．６０の各ベースにコンボジレト信号が供給され、トラ
ンジスタ５９のコレクタは端子１０に、トランジスタ６
０のコレクタは端子１１にそれぞれ接続される。この回
路７０は、トランジスタ３０．３１に対して並列に接続
されているから、低電圧動動作をそこなうことなく、か
つ低電源電圧動作でも充分な分離度が得られる。
チヤンネル信号成分の分離度を調整する回路７０を集積
回路に内蔵したものであり、他の構成は第４図と同じで
ある。分離度調整回路７０はトランジスタ５９．６０お
よび抵抗６１，６２゜６３から成勺、トランジスタ５９
．６０の各ベースにコンボジレト信号が供給され、トラ
ンジスタ５９のコレクタは端子１０に、トランジスタ６
０のコレクタは端子１１にそれぞれ接続される。この回
路７０は、トランジスタ３０．３１に対して並列に接続
されているから、低電圧動動作をそこなうことなく、か
つ低電源電圧動作でも充分な分離度が得られる。
なお、本発明は、ステレオ復調回路に用いられた二重平
衡差動増幅器金側にとって説明したが、この種のトラン
ジスタ回路は、ステレオ復調以外にも用いられておシ、
本説明全同じように適用できる。
衡差動増幅器金側にとって説明したが、この種のトラン
ジスタ回路は、ステレオ復調以外にも用いられておシ、
本説明全同じように適用できる。
第１図はＦＭマルチ・プレックス復調器のブロック図、
第２図は従来例を示す具体的回路図、第３図は従来例の
特性図、第４図は本発明の一実施例を示す回路図、第５
図は第４図の回路の特性図、第６図は本発明の他の実施
例を示す回路図である。 ｌ・・・・・・信号源、２・・・・・・ＩＣ化ブロック
、３，１０゜１１・・・・・・端子、４・・・・・・復
調器、５・・・・・・位相比較器、６・・・・・・ＬＰ
Ｆ、７・・・・・・ＶＣｏ、８．９・・・・・・分局器
、１２．１３，２４，２５，２６．２７，４２゜３８．
３２，３３，５７，５８，６１，６２゜６３・・・・・
・抵抗、１４．１５・・・・・・コンデンサ、２０゜２
１．２２，２３，２８，２９，３０，３１゜３６．３７
，４９，５０，５１，５２，４４゜４５．４６・・・・
・・トランジスタ、３５・・・・・・ダイオード、３４
・・・・・・バイアス源、３９，４０．４７゜５２．５
３・・・・・・定電流源。
第２図は従来例を示す具体的回路図、第３図は従来例の
特性図、第４図は本発明の一実施例を示す回路図、第５
図は第４図の回路の特性図、第６図は本発明の他の実施
例を示す回路図である。 ｌ・・・・・・信号源、２・・・・・・ＩＣ化ブロック
、３，１０゜１１・・・・・・端子、４・・・・・・復
調器、５・・・・・・位相比較器、６・・・・・・ＬＰ
Ｆ、７・・・・・・ＶＣｏ、８．９・・・・・・分局器
、１２．１３，２４，２５，２６．２７，４２゜３８．
３２，３３，５７，５８，６１，６２゜６３・・・・・
・抵抗、１４．１５・・・・・・コンデンサ、２０゜２
１．２２，２３，２８，２９，３０，３１゜３６．３７
，４９，５０，５１，５２，４４゜４５．４６・・・・
・・トランジスタ、３５・・・・・・ダイオード、３４
・・・・・・バイアス源、３９，４０．４７゜５２．５
３・・・・・・定電流源。
Claims (1)
- ｇｇｌの差動増幅器全構成する第１および第２のトラン
ジスタと、第２の差動増幅器全構成する二つのトランジ
スタであって一方のトランジスタのベースが前記第１の
トランジスタのベースに接続され他方のトランジスタの
ベースが前記第２のトランジスタのベースに接続された
第３および第４のトランジスタと金有するトランジスタ
回路において、第１の抵抗および第１の定電流源でなる
第１の直列接続回路と第２の抵抗および第２の定電流源
でなる第２の直列接続回路とが設けられ、前記第１の抵
抗および前記＠１の定電流源の接続点は前記第１のトラ
ンジスタのベースに接続され、前記第２の抵抗および前
記第２の定電流源の接続点は前記第２のトランジスタの
ベースに接続すれ、前記第１および第２のトランジスタ
のエミッタ接続点に第１の信号が供給され、前記第１の
トランジスタのベースに第２の信号が供給されているこ
とを特徴とするトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20520683A JPS6096937A (ja) | 1983-11-01 | 1983-11-01 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20520683A JPS6096937A (ja) | 1983-11-01 | 1983-11-01 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6096937A true JPS6096937A (ja) | 1985-05-30 |
| JPH042018B2 JPH042018B2 (ja) | 1992-01-16 |
Family
ID=16503153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20520683A Granted JPS6096937A (ja) | 1983-11-01 | 1983-11-01 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6096937A (ja) |
-
1983
- 1983-11-01 JP JP20520683A patent/JPS6096937A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH042018B2 (ja) | 1992-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4588968A (en) | Low noise constant amplitude oscillator circuit | |
| US4092602A (en) | Automatic frequency control for FM-receiver | |
| JPH0556049B2 (ja) | ||
| US4002991A (en) | Pilot signal extracting circuitry | |
| US4140878A (en) | Stereo demodulator system | |
| GB2239362A (en) | TV tuning apparatus with common mixer for UHF and VHF | |
| US4160217A (en) | Phase locked loop circuit | |
| US4081766A (en) | Crystal tuned voltage controlled oscillator | |
| JPS6096937A (ja) | トランジスタ回路 | |
| JPS6217883B2 (ja) | ||
| JPH01300772A (ja) | 映像中間周波信号処理回路 | |
| US4680792A (en) | Demodulator comprising an indicator circuit for use in common to cancellation of a pilot signal and an indication of a reception state | |
| US4933972A (en) | Stereo multiplex demodulator | |
| US4124780A (en) | FM stereophonic receiver providing a test signal | |
| JPH0469442B2 (ja) | ||
| JPH0573319B2 (ja) | ||
| US5604808A (en) | FM signal processor | |
| JPH0472411B2 (ja) | ||
| US4063184A (en) | Signal transfer circuit | |
| JP2680890B2 (ja) | 電圧制御発振回路 | |
| US4578807A (en) | FM stereo multiplex demodulator | |
| JPH0349462Y2 (ja) | ||
| JPS6241474Y2 (ja) | ||
| JPH0413892Y2 (ja) | ||
| US4602217A (en) | FM demodulator capable of shifting demodulation-band center frequency |