JPS61101121A - アナログスイツチ - Google Patents
アナログスイツチInfo
- Publication number
- JPS61101121A JPS61101121A JP22209584A JP22209584A JPS61101121A JP S61101121 A JPS61101121 A JP S61101121A JP 22209584 A JP22209584 A JP 22209584A JP 22209584 A JP22209584 A JP 22209584A JP S61101121 A JPS61101121 A JP S61101121A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- source
- amplification
- switch
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ技術分野〕
この発明は、アナログスイッチに関するもので、例えば
、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）
により構成されたアナログスイッチに利用して有効な技
術に関するものである。
、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）
により構成されたアナログスイッチに利用して有効な技
術に関するものである。
？、’ｆＯ３ＦＥＴを用いたアナログスイッチとして、
例えば第５図に示すような回路が実公昭５９−５８９８
号公報によって公知である。
例えば第５図に示すような回路が実公昭５９−５８９８
号公報によって公知である。
このアナログスイッチは、負荷ＭＯ５ＦＥＴＱ４と増重
ＭＯ３ＦＥ’ｌ’Ｑ６とを飽和領域で動作させてそのコ
ンダクタンスを等しくさせること、及びスイッチＭＯＳ
ＦＥＴＱ５を非飽和領域で動作させることによって、矩
形波以外のアナログ信号を選択的に伝達するものである
。
ＭＯ３ＦＥ’ｌ’Ｑ６とを飽和領域で動作させてそのコ
ンダクタンスを等しくさせること、及びスイッチＭＯＳ
ＦＥＴＱ５を非飽和領域で動作させることによって、矩
形波以外のアナログ信号を選択的に伝達するものである
。
このアナログスイッチにあっては、上記増幅ＭＯＳ Ｆ
ＥＴＱ ６と負荷ＭＯＳＦＥＴ０．４及びスイッチＭ
ＯＳ Ｆ Ｅ Ｔ Ｑ ５とのコンダクタンスに従っ
て信号の増幅を行うので利得１に設定することが難しく
、入出力伝達特性のりニアリティが比較的悪いという問
題がある。
ＥＴＱ ６と負荷ＭＯＳＦＥＴ０．４及びスイッチＭ
ＯＳ Ｆ Ｅ Ｔ Ｑ ５とのコンダクタンスに従っ
て信号の増幅を行うので利得１に設定することが難しく
、入出力伝達特性のりニアリティが比較的悪いという問
題がある。
この発明の目的は、簡単な構成により、利得かは＼１に
設定でき、リニアリティの良いアナログスイッチを提供
することにある。
設定でき、リニアリティの良いアナログスイッチを提供
することにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
この明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、ソースフォロワ増幅ＭＯＳＦＥＴのソース又
はドレインにスイッチＭＯＳＦＥＴを設けることによっ
て選択的なアナログ信号の伝達を行うようにするもので
ある。
はドレインにスイッチＭＯＳＦＥＴを設けることによっ
て選択的なアナログ信号の伝達を行うようにするもので
ある。
〔実施例１〕
第１図には、この発明に係るアナログスイッチの一実施
例の回路図が示されている。同図の各回路素子は、公知
の半導体集積回路の製造技術によって、特に制限されな
いが、単結晶シリコンのような１個の半導体基板上にお
いて形成される。
例の回路図が示されている。同図の各回路素子は、公知
の半導体集積回路の製造技術によって、特に制限されな
いが、単結晶シリコンのような１個の半導体基板上にお
いて形成される。
アナログ信号Ｖｉｎは、増幅ＭＯＳＦＥＴＱ２のゲート
に供給される。この増幅ＭＯＳＦＥＴＱ２のソースと回
路の接地電位点との間には、負荷としてのＭＯＳＦＥＴ
Ｑ３が設けられる。このＭＯＳＦＥＴＱ３は、そのゲー
トとドレインとが共通接続されることによって抵抗手段
として作用する。
に供給される。この増幅ＭＯＳＦＥＴＱ２のソースと回
路の接地電位点との間には、負荷としてのＭＯＳＦＥＴ
Ｑ３が設けられる。このＭＯＳＦＥＴＱ３は、そのゲー
トとドレインとが共通接続されることによって抵抗手段
として作用する。
上記増＠ＭＯ５ＦＥＴＱ２と負荷ＭＯＳＦＥＴＱ３とは
、ソースフォロワ回路を構成する。すなわち、出力信号
Ｖｏｕｔは、上記増幅ＭＯＳＦＥＴＱ２のソースから送
出される。上記アナログ信号■ｉｎを選択的に送出させ
るため、上記増＠ＭＯ５ＦＥＴＱ２のドレインと電源電
圧Ｖｃｃとの間には、制御信号ＶＣによって制御される
スイッチＭＯＳＦＥＴＱＩが設けられる。
、ソースフォロワ回路を構成する。すなわち、出力信号
Ｖｏｕｔは、上記増幅ＭＯＳＦＥＴＱ２のソースから送
出される。上記アナログ信号■ｉｎを選択的に送出させ
るため、上記増＠ＭＯ５ＦＥＴＱ２のドレインと電源電
圧Ｖｃｃとの間には、制御信号ＶＣによって制御される
スイッチＭＯＳＦＥＴＱＩが設けられる。
この実施例では、特に制限されないが、上記ＭＯＳＦＥ
ＴＱＩ 〜Ｑ３は、ＮチャンネルＭＯＳＦＥＴにより構
成される。これらのＭＯＳＦＥＴＱＩないしＱ３は、Ｎ
型半導体基板の表面に形成されたＰ型ウェル領域の表面
に形成される。上記ＭＯＳＦＥＴＱＩないしＱ３のうち
、増幅ＭＯＳＦＥＴＱ２は、他のＭＯＳＦＥＴＱＩ、Ｑ
３とは別の独立したＰ型ウェル領域に形成され、このウ
ェル領域、すなわちＭＯＳＦＥＴＱ２の基体ゲートは、
ＭＯＳＦＥＴＱ２のソースに共通接続される。
ＴＱＩ 〜Ｑ３は、ＮチャンネルＭＯＳＦＥＴにより構
成される。これらのＭＯＳＦＥＴＱＩないしＱ３は、Ｎ
型半導体基板の表面に形成されたＰ型ウェル領域の表面
に形成される。上記ＭＯＳＦＥＴＱＩないしＱ３のうち
、増幅ＭＯＳＦＥＴＱ２は、他のＭＯＳＦＥＴＱＩ、Ｑ
３とは別の独立したＰ型ウェル領域に形成され、このウ
ェル領域、すなわちＭＯＳＦＥＴＱ２の基体ゲートは、
ＭＯＳＦＥＴＱ２のソースに共通接続される。
このようにするのは、次の理由による。すなわち、増幅
ＭＯＳＦＥＴＱ２のソース側から得られる出力信号Ｖｏ
ｕｔは、入力信号Ｖｉｎに対してＭＯＳＦＥＴＱ２の実
質的なしきい値電圧分だけ低下したものにされる。言い
換えるならば、上記出力信号ＶｏｕＬは、入力信号Ｖｉ
ｎに対して上記しきい値電圧分だけ直流成分がレベルシ
フトされたものになる。第５図に示した回路のように、
上記増幅ＭＯＳＦＥＴＱ２の基体ゲートに電源電圧Ｖｓ
ｓを供給すると、ＭＯＳＦＥＴＱ２のソースは基体ゲー
ト（チャンネル領域）に対して逆バイアスされることに
なり、ソース電位に従った公知の基板効果により、実質
的なしきい値電圧が大きくなってしまうからである。こ
の実施例では、ＭＯＳＦＥＴＱ２のソースと基体ゲート
とを供給接続することによって、両者の電位を等しくす
ることにより、上記基板効果による実質的なしきい値電
圧の変動の発生、言い換えるならば、出力信号Ｖｏｕｔ
の直流レベルをはシ一定にするものである。
ＭＯＳＦＥＴＱ２のソース側から得られる出力信号Ｖｏ
ｕｔは、入力信号Ｖｉｎに対してＭＯＳＦＥＴＱ２の実
質的なしきい値電圧分だけ低下したものにされる。言い
換えるならば、上記出力信号ＶｏｕＬは、入力信号Ｖｉ
ｎに対して上記しきい値電圧分だけ直流成分がレベルシ
フトされたものになる。第５図に示した回路のように、
上記増幅ＭＯＳＦＥＴＱ２の基体ゲートに電源電圧Ｖｓ
ｓを供給すると、ＭＯＳＦＥＴＱ２のソースは基体ゲー
ト（チャンネル領域）に対して逆バイアスされることに
なり、ソース電位に従った公知の基板効果により、実質
的なしきい値電圧が大きくなってしまうからである。こ
の実施例では、ＭＯＳＦＥＴＱ２のソースと基体ゲート
とを供給接続することによって、両者の電位を等しくす
ることにより、上記基板効果による実質的なしきい値電
圧の変動の発生、言い換えるならば、出力信号Ｖｏｕｔ
の直流レベルをはシ一定にするものである。
この実施例回路の動作は、制御信号ＶＣによりスイッチ
ＭＯＳ Ｆ ＥＴＱ １をオン状態にすると、増幅ＭＯ
ＳＦＥＴＱ２に動作電流が供給されるから、アナログ入
力信号Ｖｉｎに対してＭＯＳ Ｆ ＥＴＱ２のしきい値
電圧分だけ直流レベルが低下されたアナログ出力信号Ｖ
ｏｕｔを得ることができる。
ＭＯＳ Ｆ ＥＴＱ １をオン状態にすると、増幅ＭＯ
ＳＦＥＴＱ２に動作電流が供給されるから、アナログ入
力信号Ｖｉｎに対してＭＯＳ Ｆ ＥＴＱ２のしきい値
電圧分だけ直流レベルが低下されたアナログ出力信号Ｖ
ｏｕｔを得ることができる。
また、上記制御信号ＶＣによりスイッチＭＯ３ＦＥ Ｔ
Ｑ−１をオフ状態にすると、増＠ＭＯＳＦＥＴＱ２に
は動作電流が供給されないから、上記アナログ信号Ｖｉ
ｎの出力への伝達が禁止される。
Ｑ−１をオフ状態にすると、増＠ＭＯＳＦＥＴＱ２に
は動作電流が供給されないから、上記アナログ信号Ｖｉ
ｎの出力への伝達が禁止される。
〔実施例２〕
第２図には、この発明の他の一実施例の回路図が示され
ている。この実施例では、第１図に示したように増幅Ｍ
ＯＳＦＥＴＱ２のドレイン側に設けられたスイッチＭＯ
Ｓ Ｆ ＥＴＱ １に代え、同図に示すようにスイッチ
ＭＯＳＦＥＴＱＩは、増幅ＭＯ５ＦＥＴＱ２のソースと
負荷ＭＯＳＦＥＴＱ３との間に設けられる。したがって
、増幅ＭＯＳＦＥＴＱ２のドレインは？ｌｌ源電圧Ｖｃ
ｃに接続される。他の構成は、第１図に示した回路のそ
れと同様であるＱで、その説明を省略する。この実施例
においても、スイッチＭＯＳＦＥＴＱＩのオン、／オフ
動作によって、増幅Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ２の動
作電流の供給／遮断が行われるので、前記同様にアナロ
グ信号Ｖｉｎの出力への伝達を選択的に行うことができ
る。
ている。この実施例では、第１図に示したように増幅Ｍ
ＯＳＦＥＴＱ２のドレイン側に設けられたスイッチＭＯ
Ｓ Ｆ ＥＴＱ １に代え、同図に示すようにスイッチ
ＭＯＳＦＥＴＱＩは、増幅ＭＯ５ＦＥＴＱ２のソースと
負荷ＭＯＳＦＥＴＱ３との間に設けられる。したがって
、増幅ＭＯＳＦＥＴＱ２のドレインは？ｌｌ源電圧Ｖｃ
ｃに接続される。他の構成は、第１図に示した回路のそ
れと同様であるＱで、その説明を省略する。この実施例
においても、スイッチＭＯＳＦＥＴＱＩのオン、／オフ
動作によって、増幅Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ２の動
作電流の供給／遮断が行われるので、前記同様にアナロ
グ信号Ｖｉｎの出力への伝達を選択的に行うことができ
る。
〔実施例３〕
第３図には、この発明の他の一実施例の回路図が示され
ている。この実施例では、増幅ＭＯＳＦＥＴＱ２のソー
スに接続された負荷ＭＯＳＦＥＴＱ３のゲートには、一
定のバイアス電圧ＶＢが供給される。これによって、Ｍ
ＯＳＦＥＴＱ３は定電流源として動作する。したがって
、スイッチＭＯＳＦＥＴＱＩがオン状態にされた信号伝
達動作の時には、ソースフォロワ増幅回路は、この定電
流源により形成された定電流のもとに動作するものにな
る。これによって、より動作の安定化を実現することが
できる。他の構成は、上記第１図のそれと同様であるの
で、その説明を省略する。〔実施例４〕 第４図には、この発明の更に他の一実施例の回路図が示
されている。この実施例では、第２図に示した回路のよ
うに、スイッチＭＯ５ＦＥＴＱＩを介して増幅ＭＯ５Ｆ
ＥＴＱ２のソースに接続される負荷Ｍｏ５ＦＥＴＱ３の
ゲートには、一定のバイアス電圧ＶＢが供給される。こ
れによって、ＭＯＳＦＥＴＱ３は定電流源として動作す
る。したがって、スイッチＭＯＳＦＥＴＱＩがオン状態
にされた信号伝達動作の時には、ソースフォロワ増幅回
路は、この定電流源により形成された定電流のもとに動
作するものになる。これによって、より動作の安定化を
実現することができる。他の構成は、上記第２図のそれ
と同様であるので、その説明を省略する。
ている。この実施例では、増幅ＭＯＳＦＥＴＱ２のソー
スに接続された負荷ＭＯＳＦＥＴＱ３のゲートには、一
定のバイアス電圧ＶＢが供給される。これによって、Ｍ
ＯＳＦＥＴＱ３は定電流源として動作する。したがって
、スイッチＭＯＳＦＥＴＱＩがオン状態にされた信号伝
達動作の時には、ソースフォロワ増幅回路は、この定電
流源により形成された定電流のもとに動作するものにな
る。これによって、より動作の安定化を実現することが
できる。他の構成は、上記第１図のそれと同様であるの
で、その説明を省略する。〔実施例４〕 第４図には、この発明の更に他の一実施例の回路図が示
されている。この実施例では、第２図に示した回路のよ
うに、スイッチＭＯ５ＦＥＴＱＩを介して増幅ＭＯ５Ｆ
ＥＴＱ２のソースに接続される負荷Ｍｏ５ＦＥＴＱ３の
ゲートには、一定のバイアス電圧ＶＢが供給される。こ
れによって、ＭＯＳＦＥＴＱ３は定電流源として動作す
る。したがって、スイッチＭＯＳＦＥＴＱＩがオン状態
にされた信号伝達動作の時には、ソースフォロワ増幅回
路は、この定電流源により形成された定電流のもとに動
作するものになる。これによって、より動作の安定化を
実現することができる。他の構成は、上記第２図のそれ
と同様であるので、その説明を省略する。
なお、上記実施例回路の詳細な入出力伝達特性を、皐３
図の実施例回路を例にして説明する。
図の実施例回路を例にして説明する。
Ｖｏｕｔ ＝Ｖｉｎ −ｒフ＃２・ＶＢ＋ｃｐゴー１）
Ｖｔｈ ・・（１） ここでβ２．β３は、それぞれＭＯＳＦＥＴＱ２、Ｑ３
のチャンネル導電率であり、Ｗ（チャンネル’ｌ’ｆｆ
１）／Ｌ（チャンネル長）によって表される。
Ｖｔｈ ・・（１） ここでβ２．β３は、それぞれＭＯＳＦＥＴＱ２、Ｑ３
のチャンネル導電率であり、Ｗ（チャンネル’ｌ’ｆｆ
１）／Ｌ（チャンネル長）によって表される。
ｖｔｈはＭＯＳＦＥＴＱ２のしきい値電圧である。
この式（１）から明らかなように、出力信号Ｖｏｕｔは
、入力信号Ｖｉｎから一定の直流成分を差し引いたレベ
ルにされるから、交流利得をは＼°１にすることができ
るものである。また、上記（１）式からあきらかなよう
にＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ３のバイアス電圧Ｖ Ｂ
を可変にすると、出力信号Ｖｏｕｔに変調をかけるとい
うエンベロープ制御、言い換えるならば、電子オルガン
等の鍵磐電子楽器におけるサスティン効果を実現するこ
とができる。
、入力信号Ｖｉｎから一定の直流成分を差し引いたレベ
ルにされるから、交流利得をは＼°１にすることができ
るものである。また、上記（１）式からあきらかなよう
にＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ３のバイアス電圧Ｖ Ｂ
を可変にすると、出力信号Ｖｏｕｔに変調をかけるとい
うエンベロープ制御、言い換えるならば、電子オルガン
等の鍵磐電子楽器におけるサスティン効果を実現するこ
とができる。
（１）ソースフォロワ回路を選択的に動作状態にしてア
ナログ信号の選択的な伝達を行うものであるので、得ら
れる出力アナログ信号は、入力アナログ信号に対して直
流レベルのみがレベルシフトされたものになる。これに
よって、ＭＯＳＦＥＴのコンダクタンスに無関係に交流
利得をはソ゛１にすることができるという効果が得られ
る。
ナログ信号の選択的な伝達を行うものであるので、得ら
れる出力アナログ信号は、入力アナログ信号に対して直
流レベルのみがレベルシフトされたものになる。これに
よって、ＭＯＳＦＥＴのコンダクタンスに無関係に交流
利得をはソ゛１にすることができるという効果が得られ
る。
（２）上記（１）のようにソースフォロワ回路を用いて
いるので、リニアリティの良い伝達特性を実現すること
ができるという効果が得られる。
いるので、リニアリティの良い伝達特性を実現すること
ができるという効果が得られる。
（３）ソースフォロワ回路の負荷ＭＯＳＦＥＴのゲート
に可変バイア電圧を供給することによって、出力アナロ
グ信号のエンベロープ制御を簡単に行うことができると
いう効果が得られる。
に可変バイア電圧を供給することによって、出力アナロ
グ信号のエンベロープ制御を簡単に行うことができると
いう効果が得られる。
（４）増幅ＭＯＳ Ｆ ＥＴのソースとその基体ゲート
とを共通接続することによって、基板効果による実質的
なしきい値電圧の変動を防止することができる。これに
よって、直流レベルシフト量をは一′一定にすることが
でき、利得１とリニアリティを良くすることができると
いう効果が得られる。
とを共通接続することによって、基板効果による実質的
なしきい値電圧の変動を防止することができる。これに
よって、直流レベルシフト量をは一′一定にすることが
でき、利得１とリニアリティを良くすることができると
いう効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記ＭＯＳＦ
ＥＴＱＩ〜Ｑ３は、ＰチャンネルＭＯＳ Ｆ ＥＴによ
り構成するもの、又はＰチャンネルＭＯＳＦＥＴとＮチ
ャンネルＭＯＳＦＥＴの組み合わせ、言い換えるならば
ＣＭＯ３（相補型ＭＯ３）回路により構成するものであ
って“もよい。例えば、第３図の実施例回路において、
増幅ＭＯＳＦＥＴＱ２をＮチャンネルＭＯＳＦＥＴによ
り構成し、スイッチＭＯＳＦＥＴＱ１と負荷ＭＯＳＦＥ
ＴＱ３をＰチャンネルＭＯＳＦＥＴにより構成した場合
には、上記ＰチャンネルＭＯＳＦＥＴＱＩ、Ｑ３をＮ型
半導体基板上にそのまま形成することができる。
体的に説明したが、この発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記ＭＯＳＦ
ＥＴＱＩ〜Ｑ３は、ＰチャンネルＭＯＳ Ｆ ＥＴによ
り構成するもの、又はＰチャンネルＭＯＳＦＥＴとＮチ
ャンネルＭＯＳＦＥＴの組み合わせ、言い換えるならば
ＣＭＯ３（相補型ＭＯ３）回路により構成するものであ
って“もよい。例えば、第３図の実施例回路において、
増幅ＭＯＳＦＥＴＱ２をＮチャンネルＭＯＳＦＥＴによ
り構成し、スイッチＭＯＳＦＥＴＱ１と負荷ＭＯＳＦＥ
ＴＱ３をＰチャンネルＭＯＳＦＥＴにより構成した場合
には、上記ＰチャンネルＭＯＳＦＥＴＱＩ、Ｑ３をＮ型
半導体基板上にそのまま形成することができる。
〔利用分野〕
この発明は、鍵盤電子楽器等の他、ＭＯＳアナログ回路
に広く利用できる。
に広く利用できる。
第１図は、この発明の一実施例を示す回路図、第２図は
、この発明の他の一実施例を示す回路図、 第３図は、この発明の他の一実施例を示す回路図、 第４図は、この発明の更に他の一実施例を示す回路図、 第５図は、従来技術の一例を示す回路図である。
、この発明の他の一実施例を示す回路図、 第３図は、この発明の他の一実施例を示す回路図、 第４図は、この発明の更に他の一実施例を示す回路図、 第５図は、従来技術の一例を示す回路図である。
Claims (1)
- 【特許請求の範囲】 １、アナログ入力信号がゲートに供給された増幅ＭＯＳ
ＦＥＴと、この増幅ＭＯＳＦＥＴのソース又はドレイン
に直列形態に接続され制御信号がゲートに供給されたス
イッチＭＯＳＦＥＴと、上記増幅ＭＯＳＦＥＴのソース
又は上記スイッチＭＯＳＦＥＴを介してソースに接続さ
れる負荷手段とからなり、上記増幅ＭＯＳＦＥＴのソー
スから出力信号を得るものとしたことを特徴とするアナ
ログスイッチ。 ２、上記増幅ＭＯＳＦＥＴは、そのソースと基体ゲート
とが共通接続されるものであることを特徴とする特許請
求の範囲第１項記載のアナログスイッチ。 ３、上記アナログスイッチは、半導体集積回路により形
成され、上記増幅ＭＯＳＦＥＴは、独立したウェル領域
に形成され、このウェル領域はそのソースに接続される
ものであることを特徴とする特許請求の範囲第２項記載
のアナログスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22209584A JPS61101121A (ja) | 1984-10-24 | 1984-10-24 | アナログスイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22209584A JPS61101121A (ja) | 1984-10-24 | 1984-10-24 | アナログスイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61101121A true JPS61101121A (ja) | 1986-05-20 |
Family
ID=16777052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22209584A Pending JPS61101121A (ja) | 1984-10-24 | 1984-10-24 | アナログスイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61101121A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801936A (en) * | 1986-09-17 | 1989-01-31 | Siemens Aktiengesellschaft | Broadband signal switching apparatus |
| US5854569A (en) * | 1994-11-15 | 1998-12-29 | Mitsubishi Denki Kabushiki Kaisha | Current source for rapid switching and reduced oscillatory transients |
-
1984
- 1984-10-24 JP JP22209584A patent/JPS61101121A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801936A (en) * | 1986-09-17 | 1989-01-31 | Siemens Aktiengesellschaft | Broadband signal switching apparatus |
| US5854569A (en) * | 1994-11-15 | 1998-12-29 | Mitsubishi Denki Kabushiki Kaisha | Current source for rapid switching and reduced oscillatory transients |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4477782A (en) | Compound current mirror | |
| KR100307789B1 (ko) | 증폭 회로 | |
| US3956708A (en) | MOSFET comparator | |
| KR20020035324A (ko) | 차동 증폭기 | |
| US3644838A (en) | Amplifier using bipolar and field-effect transistors | |
| GB2198005A (en) | Series-connected fet voltage equalisation | |
| JP4850669B2 (ja) | 低電圧低電力ａｂ級出力段 | |
| US4843262A (en) | Pull up or pull down electronic device | |
| JPS6119134B2 (ja) | ||
| US4749955A (en) | Low voltage comparator circuit | |
| KR880002318A (ko) | 리카버리 타임을 단축 개선한 차동 증폭기 회로 | |
| US6445322B2 (en) | Digital-to-analog converter with improved output impedance switch | |
| JPS61101121A (ja) | アナログスイツチ | |
| JPH02166814A (ja) | 線形利得増幅回路 | |
| KR920022649A (ko) | 제어가능한 증폭기 회로 | |
| JP3343299B2 (ja) | 出力回路 | |
| JPH0612856B2 (ja) | 増幅回路 | |
| KR970077970A (ko) | 차동 증폭기 | |
| WO2005046049A3 (en) | Mmic distributed amplifier gate control using active bias | |
| US6583670B2 (en) | CMOS current amplifier | |
| JPH0818355A (ja) | 演算増幅器 | |
| KR100821122B1 (ko) | 씨모스형 가변이득 증폭 장치 | |
| JPH02176811A (ja) | 基準電圧発生回路 |