JPS61101845A - 情報処理装置の試験方式 - Google Patents
情報処理装置の試験方式Info
- Publication number
- JPS61101845A JPS61101845A JP59224613A JP22461384A JPS61101845A JP S61101845 A JPS61101845 A JP S61101845A JP 59224613 A JP59224613 A JP 59224613A JP 22461384 A JP22461384 A JP 22461384A JP S61101845 A JPS61101845 A JP S61101845A
- Authority
- JP
- Japan
- Prior art keywords
- test program
- task
- cpu
- execution task
- operating system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の試験方式に関し、特にオペレー
ティングシステム制御のもとで試験を行なうヘルスチェ
ック方式に関する。
ティングシステム制御のもとで試験を行なうヘルスチェ
ック方式に関する。
従来、情報処理装置の故障として、該装置内のチェック
回路によって検出される故障の他に、チェック回路では
検出不可能な故障があり、この故障はその結果として後
に発生するオペレーティングシステム（以下、Ｏ８とす
る）等のソフトウェアの論理矛盾という形で検出されて
いた。
回路によって検出される故障の他に、チェック回路では
検出不可能な故障があり、この故障はその結果として後
に発生するオペレーティングシステム（以下、Ｏ８とす
る）等のソフトウェアの論理矛盾という形で検出されて
いた。
しかしながら、ソフトウェアの論理矛盾という形で検出
される故障は、そのソフトウェアがハードウェアの故障
を検出する目的で作成されていないために、ソフトウェ
アでも検出されない場合があった。この場合はデータ化
けとなり、故障発生後長時間経過して故障が検出されて
いたので、デ−タ復旧が困難になるという致命的な問題
があった。
される故障は、そのソフトウェアがハードウェアの故障
を検出する目的で作成されていないために、ソフトウェ
アでも検出されない場合があった。この場合はデータ化
けとなり、故障発生後長時間経過して故障が検出されて
いたので、デ−タ復旧が困難になるという致命的な問題
があった。
本発明の目的は、ン７トウエアでも検出されない故障が
発生した場合にデータ化げとなる現象を防止する情報処
理装置の試験方式を提供することにある。
発生した場合にデータ化げとなる現象を防止する情報処
理装置の試験方式を提供することにある。
本発明の情報処理装置の試験方式は、主記憶装置に接続
された処理装置を試験するための試験プログラム実行タ
スクと、該試験プログラム実行タスクを制御する試験プ
ログ２ム制御タスクと、該試験プログラム制御タスクを
制＃するオペレーティングシステムとを前記主記憶装置
に格納し、オペレーティング・システムは一定時間毎に
前記試験プログラム制御タスクを実行し、前記試験プロ
グラム制御タスクは前記試験プログラム実行タス。７
りを制御して前記処理装置に対して一台ずつ順次、試験
を実行させ、前記試験プログラム実行タスクが前記処理
装置の故障を検出した時にオペレーティングシステムへ
実行停止要求を行ない、オペレーティングシステムはこ
れによｒ）次の立上げに必要な情報を退避する緊急停止
処理を実行した後直ちにオペレーティングシステム自身
の実行を停止することを特徴とする。
された処理装置を試験するための試験プログラム実行タ
スクと、該試験プログラム実行タスクを制御する試験プ
ログ２ム制御タスクと、該試験プログラム制御タスクを
制＃するオペレーティングシステムとを前記主記憶装置
に格納し、オペレーティング・システムは一定時間毎に
前記試験プログラム制御タスクを実行し、前記試験プロ
グラム制御タスクは前記試験プログラム実行タス。７
りを制御して前記処理装置に対して一台ずつ順次、試験
を実行させ、前記試験プログラム実行タスクが前記処理
装置の故障を検出した時にオペレーティングシステムへ
実行停止要求を行ない、オペレーティングシステムはこ
れによｒ）次の立上げに必要な情報を退避する緊急停止
処理を実行した後直ちにオペレーティングシステム自身
の実行を停止することを特徴とする。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の情報処理装置の試験力°式の一実施例
を示す構成図である。主記憶装置（以下、Ｍ Ｍ Ｕと
する）１０内には０８１３．試験プログラム制御タスク
１２．試験プログラム実行タスク１１が格納され、処理
装置（以下、ＣＰＵとする）１４．１５はＭＭＵＩＯ内
の各命令を実行する。
を示す構成図である。主記憶装置（以下、Ｍ Ｍ Ｕと
する）１０内には０８１３．試験プログラム制御タスク
１２．試験プログラム実行タスク１１が格納され、処理
装置（以下、ＣＰＵとする）１４．１５はＭＭＵＩＯ内
の各命令を実行する。
試験プログラム実行タスク１１は、ＣＰＵ１４ 。
１５の試験プログラムを実行し、ＣＰＵ１４，１５のう
ち少な（とも一方の故障を検出すると、エラーメツセー
ジを不図示のメツ七−：）出力装置に出 ”力し
、０８１３に停止要求を出力する。試験プログラム制御
タスク１２は、試験プログラム実行タスク１１がＣＰＵ
１４だけで実行された後に、今度はＣＰＵ １５だゆで
実行されるように、試験プログラム実行タスク１１およ
びＣＰＵ１４．１５を制御する。０８１３は一定時間毎
に試験プログラム制御タスク１２を実行し、試験プログ
ラム実行タスク１１から停止要求な入力すると、システ
ムの停止処理を行ない、故障したＣＰＵの番号等、シス
テムを再立上げするときに必要な情報を不図示の磁気デ
ィスクに退避させる。
ち少な（とも一方の故障を検出すると、エラーメツセー
ジを不図示のメツ七−：）出力装置に出 ”力し
、０８１３に停止要求を出力する。試験プログラム制御
タスク１２は、試験プログラム実行タスク１１がＣＰＵ
１４だけで実行された後に、今度はＣＰＵ １５だゆで
実行されるように、試験プログラム実行タスク１１およ
びＣＰＵ１４．１５を制御する。０８１３は一定時間毎
に試験プログラム制御タスク１２を実行し、試験プログ
ラム実行タスク１１から停止要求な入力すると、システ
ムの停止処理を行ない、故障したＣＰＵの番号等、シス
テムを再立上げするときに必要な情報を不図示の磁気デ
ィスクに退避させる。
次に、図面を参照しながら本実施例の動作を説明する。
第２図は試験プログ２ム制御タスク１２を実行する０８
１３の動作の概略の流れ図、第３図は試験プログラム制
御タスク１２の動作の概略の流れ図、第４図は試験プロ
グラム実行タスク１１内の１０進加算命令の概略の流れ
図である。
１３の動作の概略の流れ図、第３図は試験プログラム制
御タスク１２の動作の概略の流れ図、第４図は試験プロ
グラム実行タスク１１内の１０進加算命令の概略の流れ
図である。
まず、システムの立上げが完了すると第２図の処理２１
へ制御が移り、試験プログ２ム制御タスク１２が起動さ
れる。試験プログラム制御タスク１２の実行は第３図に
従って遂行される。ＣＰＵ１４を試験するため、処理３
１により試験グログラム実行タスク１１がＣＰＵ１４だ
けで実行されるようＫＣＰＵ１４に通知する。次に、処
理３２により試験プログラム実行タスク終Ｔ７ラグをＯ
にし、試験プログラム実行タスク１１を起動する。
へ制御が移り、試験プログ２ム制御タスク１２が起動さ
れる。試験プログラム制御タスク１２の実行は第３図に
従って遂行される。ＣＰＵ１４を試験するため、処理３
１により試験グログラム実行タスク１１がＣＰＵ１４だ
けで実行されるようＫＣＰＵ１４に通知する。次に、処
理３２により試験プログラム実行タスク終Ｔ７ラグをＯ
にし、試験プログラム実行タスク１１を起動する。
試験プログラム実行タスク１１の一部を第４図に示す。
処理４１に制御が移ると、試験対象のＣＰＵ番号、試験
対象命令をメツセージ出カニリアへ３送する。処理４２
では、試験対象である１０進加算命令を実行する。処理
４３では前記１０進加算命令の実行結果と期待値を比較
する。判＠４４により結果が一致していれば処理５０へ
移り次の試験な実行する。もし、最後の試験でも結果が
一致していれば、前記試験プログラム実行タスク終了フ
ラグをＩＫして試験プログラム実行タスク１１の処理を
終了する。
対象命令をメツセージ出カニリアへ３送する。処理４２
では、試験対象である１０進加算命令を実行する。処理
４３では前記１０進加算命令の実行結果と期待値を比較
する。判＠４４により結果が一致していれば処理５０へ
移り次の試験な実行する。もし、最後の試験でも結果が
一致していれば、前記試験プログラム実行タスク終了フ
ラグをＩＫして試験プログラム実行タスク１１の処理を
終了する。
この後、試験プログラム制御タスク１２の制御は第３図
の判断３３から処理３４へ移る。処理３４〜処理３６で
は処理３１〜処理３３と同様にしてＣＰＵ１５を試験す
る。
の判断３３から処理３４へ移る。処理３４〜処理３６で
は処理３１〜処理３３と同様にしてＣＰＵ１５を試験す
る。
試験プログラム制師タスク１２の実行を終了すると、処
理は第２図の処理２２へ移り、１時間のタイマをセット
する。１時間経過後、判断２３から処理２１へと戻り、
再度試販が実行されるととＫなる。
理は第２図の処理２２へ移り、１時間のタイマをセット
する。１時間経過後、判断２３から処理２１へと戻り、
再度試販が実行されるととＫなる。
第４図の判＠４４の結果一致しなかった場合には、プロ
グ２ムの制御は処理４５へと移行し、処理４２での実行
結果と処理４３で用いた期待値をメツセージ出カニリア
へ移送する。この後、処理４６にてエラーメツセージを
編集し、メツセージ出力装置へ出力する。処理４７ヘプ
ログラムの制御が移ると、０８１３へ停止要求を出力し
、その後処理４８へ制御が移ると、緊急停止処理として
システムを再立上げするために必要な情報、例えばＣＰ
Ｕが故障したことを示す情報および故障したＣＰＵ番号
を不図示の磁気ディスクに書込む。
グ２ムの制御は処理４５へと移行し、処理４２での実行
結果と処理４３で用いた期待値をメツセージ出カニリア
へ移送する。この後、処理４６にてエラーメツセージを
編集し、メツセージ出力装置へ出力する。処理４７ヘプ
ログラムの制御が移ると、０８１３へ停止要求を出力し
、その後処理４８へ制御が移ると、緊急停止処理として
システムを再立上げするために必要な情報、例えばＣＰ
Ｕが故障したことを示す情報および故障したＣＰＵ番号
を不図示の磁気ディスクに書込む。
その後、制御が４９へ移ると０８１３は直ちに不図示の
システム停止処理を行なう。これによって、データ化け
が発生するのが防止される。
システム停止処理を行なう。これによって、データ化け
が発生するのが防止される。
本実施例では、試飲対象の処理装置１４ 、１５は２台
であったが、１台以上ならば何台の処理装置を有する情
報処理製置へも本発明は適用可能であることは容易に類
推できる。
であったが、１台以上ならば何台の処理装置を有する情
報処理製置へも本発明は適用可能であることは容易に類
推できる。
以上説明したように本発明には、全処理装飯の正常性を
試験するプログラムを一定時間毎に実行することにより
、何れの処理装置の誤動作に対してもデータ化けになる
ことを防止できるという効果がある。
試験するプログラムを一定時間毎に実行することにより
、何れの処理装置の誤動作に対してもデータ化けになる
ことを防止できるという効果がある。
第１図は本発明の情報処理装置の試験方式を適用した情
報処理装置のシステム構成図、第２図は第１図のオペレ
ーティングシステム１３の動作の流れ図、第３図は第１
図の試験プログラム制御タスク１２の動作の概略の流れ
図、第４図は第１図の試験プログラム実行タスク１１内
のｌＯ進加算命令試験の概略の流れ図である。 ）。 １０・・・主記憶装置 １１・・・試験プログラム実行タスク １２・・・試験プログラム制御タスク １３・・・オペレーティングシステム １４＊１５・・・処理製置。 第 １ 図 第２図 ＋＋ 纂３図 第４図
報処理装置のシステム構成図、第２図は第１図のオペレ
ーティングシステム１３の動作の流れ図、第３図は第１
図の試験プログラム制御タスク１２の動作の概略の流れ
図、第４図は第１図の試験プログラム実行タスク１１内
のｌＯ進加算命令試験の概略の流れ図である。 ）。 １０・・・主記憶装置 １１・・・試験プログラム実行タスク １２・・・試験プログラム制御タスク １３・・・オペレーティングシステム １４＊１５・・・処理製置。 第 １ 図 第２図 ＋＋ 纂３図 第４図
Claims (1)
- 主記憶装置に接続された処理装置を試験するための試験
プログラム実行タスクと、該試験プログラム実行タスク
を制御する試験プログラム制御タスクと、該試験プログ
ラム制御タスクを制御するオペレーティングシステムと
を前記主記憶装置に格納し、オペレーティングシステム
は一定時間毎に前記試験プログラム制御タスクを実行し
、前記試験プログラム制御タスクは前記試験プログラム
実行タスクを制御して前記処理装置に対して一台ずつ順
次、試験を実行させ、前記試験プログラム実行タスクが
前記処理装置の故障を検出した時にオペレーティングシ
ステムへ実行停止要求を行ない、オペレーティングシス
テムはこれにより次の立上げに必要な情報を退避する緊
急停止処理を実行した後直ちにオペレーティングシステ
ム自身の実行を停止することを特徴とする情報処理装置
の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224613A JPS61101845A (ja) | 1984-10-25 | 1984-10-25 | 情報処理装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224613A JPS61101845A (ja) | 1984-10-25 | 1984-10-25 | 情報処理装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61101845A true JPS61101845A (ja) | 1986-05-20 |
Family
ID=16816461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224613A Pending JPS61101845A (ja) | 1984-10-25 | 1984-10-25 | 情報処理装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61101845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63278153A (ja) * | 1987-05-09 | 1988-11-15 | Fujitsu Ltd | 保守情報収集装置 |
-
1984
- 1984-10-25 JP JP59224613A patent/JPS61101845A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63278153A (ja) * | 1987-05-09 | 1988-11-15 | Fujitsu Ltd | 保守情報収集装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02294739A (ja) | 障害検出方式 | |
| CN119271357A (zh) | 一种虚拟机故障检测和恢复系统及其控制方法 | |
| JPS61101845A (ja) | 情報処理装置の試験方式 | |
| JPS6162941A (ja) | 情報処理装置の検査方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPS6162942A (ja) | 情報処理装置の検査方式 | |
| JPS6162944A (ja) | 情報処理装置の検査方式 | |
| JPS63255742A (ja) | デ−タ処理装置 | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JPS6139136A (ja) | 情報処理装置の検査方式 | |
| JPS6272038A (ja) | プログラム暴走検出装置の試験方法 | |
| JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
| JPS61240334A (ja) | 情報処理装置の検査方式 | |
| JPS61145650A (ja) | 情報処理装置の試験方式 | |
| JPS6162943A (ja) | 情報処理装置の検査方式 | |
| JPS6162945A (ja) | 情報処理装置の検査方式 | |
| CN120687288A (zh) | 一种错误处理方法、服务器及存储介质 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JP2014206807A (ja) | ソフトウェア検査方法及びプログラム | |
| JPS60107145A (ja) | 計算機システムのテスト制御方式 | |
| JPS61168054A (ja) | 情報処理装置の検査方式 | |
| JPH04124735A (ja) | システム起動方式 | |
| JPS5837583B2 (ja) | 情報処理装置 | |
| JPH0149975B2 (ja) |