JPS6110233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6110233A JPS6110233A JP59112219A JP11221984A JPS6110233A JP S6110233 A JPS6110233 A JP S6110233A JP 59112219 A JP59112219 A JP 59112219A JP 11221984 A JP11221984 A JP 11221984A JP S6110233 A JPS6110233 A JP S6110233A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- contact window
- tungsten
- contact
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は、半導体装置の製造方法、より詳しくは、半導
体基板表面と接触する電極配線のコンタクト部の形成方
法に関するものである。
体基板表面と接触する電極配線のコンタクト部の形成方
法に関するものである。
（ｂ） 技術の背景
Ｉ Ｃ、ＬＳＩなどの半導体装置は近年増々その高集積
化すなわち、高密度化が図られておシ、電極の半導体基
板との接触面積も従来よりも小さくなってきている。こ
のことは基板上の絶縁層に設けられるコンタクト窓がよ
り小さくされ、コンタクト窓のための段差が急になるこ
とを伴う。広く使用されているアルミニウムを蒸着など
によって電極として形成すると、コンタクト窓での段差
にて断線あるいは非常に薄くなるなどのステップカッ（
−レジ不良の問題が生じ、さらに、コンタクト窓内の８
１の析出が顕著になレコンタクト抵抗が増大する問題が
生じる。
化すなわち、高密度化が図られておシ、電極の半導体基
板との接触面積も従来よりも小さくなってきている。こ
のことは基板上の絶縁層に設けられるコンタクト窓がよ
り小さくされ、コンタクト窓のための段差が急になるこ
とを伴う。広く使用されているアルミニウムを蒸着など
によって電極として形成すると、コンタクト窓での段差
にて断線あるいは非常に薄くなるなどのステップカッ（
−レジ不良の問題が生じ、さらに、コンタクト窓内の８
１の析出が顕著になレコンタクト抵抗が増大する問題が
生じる。
（ｅ） 従来技術と問題点
上述のコンタクト窓でのステップカバーレジ不良をなく
すためにも、コンタクト窓内のみにシリコン（ある程度
の導電性を持たせるためにドープされたシリコン）を充
填して絶縁層の°表面をできるだけ平坦にしてから、ア
ルミニウム等の配線を形成することが試みられている。
すためにも、コンタクト窓内のみにシリコン（ある程度
の導電性を持たせるためにドープされたシリコン）を充
填して絶縁層の°表面をできるだけ平坦にしてから、ア
ルミニウム等の配線を形成することが試みられている。
このコンタクト窓内にシリコンを選択的に充填（形成）
する方法としては、（Ｉ）シリコンの選択的エピタキシ
ャル成長法と（２）多結晶シリコンを全面に気相成長さ
せてからコンタクト窓内部分以外の絶縁層上の部分をエ
ツチング除去する方法とがある。そして、シリコンの選
択エピタキシャル成長法については、例えば、Ｎ、Ｅｎ
ｄｏ他、′″ＣＭＯ８ＴＥＣＨＮＯＬＯＧＹ ＵＳＩＮ
ＧＩＳＯＬＡＴＩＯＮ ＴＥＣＨＮＩＱＵｇ” 、 Ｉ
ＥＥＥ Ｉｎｔ。
する方法としては、（Ｉ）シリコンの選択的エピタキシ
ャル成長法と（２）多結晶シリコンを全面に気相成長さ
せてからコンタクト窓内部分以外の絶縁層上の部分をエ
ツチング除去する方法とがある。そして、シリコンの選
択エピタキシャル成長法については、例えば、Ｎ、Ｅｎ
ｄｏ他、′″ＣＭＯ８ＴＥＣＨＮＯＬＯＧＹ ＵＳＩＮ
ＧＩＳＯＬＡＴＩＯＮ ＴＥＣＨＮＩＱＵｇ” 、 Ｉ
ＥＥＥ Ｉｎｔ。
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ、
Ｔａｃｈ、 Ｄｉｇ。
Ｔａｃｈ、 Ｄｉｇ。
ｐｐ、３１−３４およびＨ，Ｊ、Ｖｏｍａｒ Ｈ，Ｋｕ
ｒｔｓｎ。
ｒｔｓｎ。
＝ ＤＥＶＩＣＥ ｌ５ＯＬＡＴＩＯＮ ＴＥＣｆ（Ｎ
ＯＬＯＧＹ ＢＹＳＥＬ、ＥＣＴＩＶＥ ＬＯＷ−ＰＲ
ＥＳＳＵＲ５ＩＬＩＣＯＮ ＥＰＩＴＡＸＹ’。
ＯＬＯＧＹ ＢＹＳＥＬ、ＥＣＴＩＶＥ ＬＯＷ−ＰＲ
ＥＳＳＵＲ５ＩＬＩＣＯＮ ＥＰＩＴＡＸＹ’。
ＩＥＥＥ Ｉｎｔ、Ｅｌａｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｍｅｅｔｌｎｇ＋Ｔｅａｈ、Ｄｌｇ、ｐｐ、３５−３
８に開示されている。多結晶シリコンはＣＶＤ （化学
的気相成長）法によって得られ、ＭＯＳＦＥＴのシリコ
ンゲート、配線などとして従来よシ使用されている。
Ｍｅｅｔｌｎｇ＋Ｔｅａｈ、Ｄｌｇ、ｐｐ、３５−３
８に開示されている。多結晶シリコンはＣＶＤ （化学
的気相成長）法によって得られ、ＭＯＳＦＥＴのシリコ
ンゲート、配線などとして従来よシ使用されている。
このような単結晶あるいは多結晶のシリコンでは抵抗率
がドープされて低くなっているとはいえ４〜６×１０
Ω−副であシ、また、コンタクト窓の面積が小さくされ
てきているので、コンタクト窓内のシリコンは比較的に
抵抗が高くなってしまう。抵抗が高くなると信号の遅延
時間が長くなる問題がある。
がドープされて低くなっているとはいえ４〜６×１０
Ω−副であシ、また、コンタクト窓の面積が小さくされ
てきているので、コンタクト窓内のシリコンは比較的に
抵抗が高くなってしまう。抵抗が高くなると信号の遅延
時間が長くなる問題がある。
（ｄ） 発明の目的
本発明の目的は、半導体装置の電極配線での絶縁層に設
けたコンタクト窓内のコンタクト部の抵抗を下げて信号
の遅延および発熱をより小さくすることである。
けたコンタクト窓内のコンタクト部の抵抗を下げて信号
の遅延および発熱をより小さくすることである。
（、） 発明の構成
上述の目的が、（７）半導体基板上の絶縁層にコンタク
ト窓を形成する工程；（イ）コンタクト窓内にシリコン
を充填する工程；および（切半導体基板を３００ないし
３５０℃の温度に加熱した状態で六７ツ化タングステン
ｊス雰囲気中にてシリコンをタングステンに置換しＴＬ
極引出し部分を形成する工程；を含むタングステンのコ
ンタクト部を形成する方法である半導体装置の製造方法
によって達成される。
ト窓を形成する工程；（イ）コンタクト窓内にシリコン
を充填する工程；および（切半導体基板を３００ないし
３５０℃の温度に加熱した状態で六７ツ化タングステン
ｊス雰囲気中にてシリコンをタングステンに置換しＴＬ
極引出し部分を形成する工程；を含むタングステンのコ
ンタクト部を形成する方法である半導体装置の製造方法
によって達成される。
（ｆ） 発明の実施態様例
以下、添付図面を参照して本発明の実施態様例および実
施例によって本発明をより詳細に説明する。
施例によって本発明をより詳細に説明する。
第１図に示すように半導体基板１であるシリコンウェハ
を用意し、この上に絶縁層２であるリンケイサンガラス
（ＰＳＧ）膜をＣＶＤ法で形成する。
を用意し、この上に絶縁層２であるリンケイサンガラス
（ＰＳＧ）膜をＣＶＤ法で形成する。
この絶縁層２をホトエツチング法などの選択エツチング
によってコンタクト窓を形成して、この窓内圧基板１の
表面を露出させる。そして、このコンタクト窓内に従来
方法によってシリコン充填部３を形成して、このシリコ
ン充填部および絶縁層がほぼ平坦となるようにする。
によってコンタクト窓を形成して、この窓内圧基板１の
表面を露出させる。そして、このコンタクト窓内に従来
方法によってシリコン充填部３を形成して、このシリコ
ン充填部および絶縁層がほぼ平坦となるようにする。
このシリコン充填部３を単結晶シリコン、多結晶シリコ
ン又はアモルファスシリコンで形成することができる。
ン又はアモルファスシリコンで形成することができる。
単結晶シリコンでコンタクト窓を埋めるには、５ＩＨ２
Ｃ６２（又はＳ ＩＨｃｔ、 ）−Ｈ２系の減圧状態中
で上述の基板を９００ないし１０００℃に加熱保持する
ことによって露出した基板表面上のみにシリコンをエピ
タキシャル成長させればよい。多結晶シリコンでコンタ
クト窓を埋めるのには、まず、減圧ＣＶＤ法によってコ
ンタクト窓内および絶縁層上の全面に多結晶シリコン膜
を形成し、この膜の上にホトレジスト々とのマスク膜を
形成しそれを選択的に除去してコンタクト窓上方のみに
残し、このマスク膜を利用して多結晶シリコン膜をエツ
チング除去してコンタクト窓内のみを残すわけである。
Ｃ６２（又はＳ ＩＨｃｔ、 ）−Ｈ２系の減圧状態中
で上述の基板を９００ないし１０００℃に加熱保持する
ことによって露出した基板表面上のみにシリコンをエピ
タキシャル成長させればよい。多結晶シリコンでコンタ
クト窓を埋めるのには、まず、減圧ＣＶＤ法によってコ
ンタクト窓内および絶縁層上の全面に多結晶シリコン膜
を形成し、この膜の上にホトレジスト々とのマスク膜を
形成しそれを選択的に除去してコンタクト窓上方のみに
残し、このマスク膜を利用して多結晶シリコン膜をエツ
チング除去してコンタクト窓内のみを残すわけである。
そして、アモルファスシリコンでコンタクト窓ヲ埋める
には、ＳｉＨ４ガスのグロー放電分解法によってコンタ
クト窓内および絶縁層上の全面にアモルファスシリコン
膜を形成し、上述の多結晶シリコンの場合と同様な手順
でコンタクト窓内のみに残すわけである。
には、ＳｉＨ４ガスのグロー放電分解法によってコンタ
クト窓内および絶縁層上の全面にアモルファスシリコン
膜を形成し、上述の多結晶シリコンの場合と同様な手順
でコンタクト窓内のみに残すわけである。
次に、シリコン充填部３ｆ：有する半導体基板１をＣ■
装置内に収容し３００ないし３５０℃の温度に加熱し、
このＣＶＤ装置内へ六フ、化タングステン（ＷＦ６）ガ
スをキャリアガス（Ｎ２又はＡｒ ）と共に流すことに
よって、次式の反応にょシ充填部のシリコンがタングス
テンに置換される。
装置内に収容し３００ないし３５０℃の温度に加熱し、
このＣＶＤ装置内へ六フ、化タングステン（ＷＦ６）ガ
スをキャリアガス（Ｎ２又はＡｒ ）と共に流すことに
よって、次式の反応にょシ充填部のシリコンがタングス
テンに置換される。
ＷＦ６＋ ３／２Ｓ１−＋ Ｗ＋３／２ ＳｉＦ４↑こ
のとき、ＣＶＤ装置内を減圧下にしておくのが望ましく
、常圧であってもよい。なお、アモルファスシリコンの
場合には結合水素が取シ込まれており、この水素が次の
ように反応して： Ｈ＋ＷＦ６→Ｗ＋ＨＦ↑ タングステンの置換を促進する。
のとき、ＣＶＤ装置内を減圧下にしておくのが望ましく
、常圧であってもよい。なお、アモルファスシリコンの
場合には結合水素が取シ込まれており、この水素が次の
ように反応して： Ｈ＋ＷＦ６→Ｗ＋ＨＦ↑ タングステンの置換を促進する。
このようにしてタングステン充填部４（第２図）として
から、次に、アルミニウムなどの金属配線５を公知方法
によってタングステン充填部（すなわち、コンタクト部
）４および絶縁層ｚ上に形成して電極配線を完成させる
。
から、次に、アルミニウムなどの金属配線５を公知方法
によってタングステン充填部（すなわち、コンタクト部
）４および絶縁層ｚ上に形成して電極配線を完成させる
。
また、第３図および第４図に示すようＫしてダイナミッ
クＲＡＭにおける１キヤパシタ・１トランゾスタ・セル
の電極コンタクト部を本発明の方法によって形成するこ
とができる。従来の１トランジスタ・セルの製造方法に
したがって、シリコン基板２１上の薄い絶縁膜（例えば
、熱酸化罠よる５ｉｎ２膜） ２２の上にポリシリコン
のキャノ卆シタ電極２３およびポリシリコンのトランス
ファーゲート電極２４を形成する。キャノｆシタ電極と
トランス７アーダート電極２４との間に眉間絶縁膜（例
えば、ＰＳＧ膜）２５が、ｌ）、フィールド酸化膜（比
較的厚いＳｔＯ□膜）２６がｉｂ、これらも従来工程に
よって形成される。そして、トランスファーゲート電極
２４を覆う絶縁膜として全体をも覆うＰＳＧ膜２７をＣ
ＶＤ法によシ形成する。次に、ＰＳＧ膜２７にコンタク
ト窓を公知のりソグラフィ技術によって形成してシリコ
ン基板２１の一部を露出させる。このコンタクト窓内に
シリコン充填部２８（第３図）を形成する。このシリコ
ン充填部２８を形成するＫは前述したように単結晶シリ
コンの選択エピタキシャル成長法を採用するか、あるい
け、多結晶シリコン又はアモルファスシリコンの気相成
長および選択エツチングを採用すればよい。
クＲＡＭにおける１キヤパシタ・１トランゾスタ・セル
の電極コンタクト部を本発明の方法によって形成するこ
とができる。従来の１トランジスタ・セルの製造方法に
したがって、シリコン基板２１上の薄い絶縁膜（例えば
、熱酸化罠よる５ｉｎ２膜） ２２の上にポリシリコン
のキャノ卆シタ電極２３およびポリシリコンのトランス
ファーゲート電極２４を形成する。キャノｆシタ電極と
トランス７アーダート電極２４との間に眉間絶縁膜（例
えば、ＰＳＧ膜）２５が、ｌ）、フィールド酸化膜（比
較的厚いＳｔＯ□膜）２６がｉｂ、これらも従来工程に
よって形成される。そして、トランスファーゲート電極
２４を覆う絶縁膜として全体をも覆うＰＳＧ膜２７をＣ
ＶＤ法によシ形成する。次に、ＰＳＧ膜２７にコンタク
ト窓を公知のりソグラフィ技術によって形成してシリコ
ン基板２１の一部を露出させる。このコンタクト窓内に
シリコン充填部２８（第３図）を形成する。このシリコ
ン充填部２８を形成するＫは前述したように単結晶シリ
コンの選択エピタキシャル成長法を採用するか、あるい
け、多結晶シリコン又はアモルファスシリコンの気相成
長および選択エツチングを採用すればよい。
次に、本発明の方法にしたがって、基板２１を３００々
いし３５．Ｏｌｌ：との温度に加熱した状態でＷＦ６ガ
スをキャリガスと共に流してシリコン充填部２８をタン
グステンに置換する。このタングステン充填部２９（第
４図）が配−〇コンタクト部であり、アルミニウムなど
の金属配線３ｏをタングステン充填部２９およびＰＳＧ
ｇ２７上に形成することになる。
いし３５．Ｏｌｌ：との温度に加熱した状態でＷＦ６ガ
スをキャリガスと共に流してシリコン充填部２８をタン
グステンに置換する。このタングステン充填部２９（第
４図）が配−〇コンタクト部であり、アルミニウムなど
の金属配線３ｏをタングステン充填部２９およびＰＳＧ
ｇ２７上に形成することになる。
実施例
シリコンウェハ基板上にＣＶＤ法によって厚さ１μｍの
ＰＳＧ膜を形成した。このＰＳＧ膜にフォトエツチング
法により直径約１．５μｍのコンタクト窓を形成した。
ＰＳＧ膜を形成した。このＰＳＧ膜にフォトエツチング
法により直径約１．５μｍのコンタクト窓を形成した。
そして、シリコンの選択エピタキシャル成長法にしたが
って下記条件： 温度 ： ９５０℃ 圧力 ： ５０ Ｔｏｒｒ ＳｉＨ２Ｃ２２流量： ２００ ｃｃ／ｍ１ｎＨ２流量
： ５０ Ａ／ｍｌ ｎ にてコンタクト窓内のみに単結晶シリコンを形成した。
って下記条件： 温度 ： ９５０℃ 圧力 ： ５０ Ｔｏｒｒ ＳｉＨ２Ｃ２２流量： ２００ ｃｃ／ｍ１ｎＨ２流量
： ５０ Ａ／ｍｌ ｎ にてコンタクト窓内のみに単結晶シリコンを形成した。
次に、減圧ＣＶＤ装置内にシリコン基板を入れ、下記条
件にて処理してシリコン窓内のシリコンをタングステン
にした。
件にて処理してシリコン窓内のシリコンをタングステン
にした。
ＣＶＤ装置の真空度 ： ０．２Ｔｏｒｒ基板加熱温
度 ： ３２５℃ ＷＦ６ガスの流量 ： ３０ ｃｃ／ｍｌ ｎキャリ
アガス（Ｎ２）の流量＋ ４００００７ｍ １ ｎ処理
時間 ： ２０分 そして、アルミニウム配線層をコンタクト窓内のタング
ステンおよび５ＩＯ２膜上に形成して電極配線とした。
度 ： ３２５℃ ＷＦ６ガスの流量 ： ３０ ｃｃ／ｍｌ ｎキャリ
アガス（Ｎ２）の流量＋ ４００００７ｍ １ ｎ処理
時間 ： ２０分 そして、アルミニウム配線層をコンタクト窓内のタング
ステンおよび５ＩＯ２膜上に形成して電極配線とした。
本発明にしたがって形成する電極は、バイポーラトラン
ジスタ、ＭＯＳＦＥＴ、メモリーセルなどの集積回路に
使用できる。
ジスタ、ＭＯＳＦＥＴ、メモリーセルなどの集積回路に
使用できる。
（Ｘ）発明の効果
従来のシリコンからタングステン（抵抗率１×１００・
６ｎ）に電極のコンタクト部を代えることによって抵抗
が約１桁下げることができ、それだけ信号の遅延および
発熱が防止できる。また、タングステンのコンタクト部
の表面と絶縁層表面とをほぼ平坦とすることが従来通９
にできるので配線のステ、プカバーレジ不良は生じない
。
６ｎ）に電極のコンタクト部を代えることによって抵抗
が約１桁下げることができ、それだけ信号の遅延および
発熱が防止できる。また、タングステンのコンタクト部
の表面と絶縁層表面とをほぼ平坦とすることが従来通９
にできるので配線のステ、プカバーレジ不良は生じない
。
第１図は、シリコンでコンタクト窓を充填したときの半
導体装置の部分断面図であシ、第２図は、本発明にした
がって形成した電極配線を有する半導体装置の部分断面
図でｓｂ、第３図および第４図は、本発明に係る方法に
したがって電極配線を形成する工程を説明するための半
導体装置の部分断面図である。 １・・・半導体基板、２・・・絶縁層、３・・・シリコ
ン充填部、４・・・タングステン充填部（コンタクト部
）、５・・・金属配線。 第１図 第３図 第４図 手続補正書 昭和６０年？ 月７ 日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭和５９年 特許願 第１１２２３９−号２、発明の
名称 半導体装置の製造方法 ４、代理人 住 所 東京都港区虎ノ門−丁目８番１０号静光虎ノ門
ビル〒１０５電話（５０４）０７２１ 氏名弁理士（６５７９）青水 朗 （外 、３ 名） ５、補正の対象 明細書の「発明の詳細な説明」の欄 ６、 補正の内容 （］）明ａＳ、第３百、第１８行目のｒ ＴａｃｈＪ
ｆｒ ＴｅｃｈＪに訂正する。 （２）明細書、第３頁、第１９行目のｒ３１−３４Ｊの
後にｒｚ９８３年１２月）」を挿入する。 （３〕 明細書、第４山−第３行目のｒ３５−３８Ｊ
の後にｒ（Ｉ９８３年１２月）」を挿入する。
導体装置の部分断面図であシ、第２図は、本発明にした
がって形成した電極配線を有する半導体装置の部分断面
図でｓｂ、第３図および第４図は、本発明に係る方法に
したがって電極配線を形成する工程を説明するための半
導体装置の部分断面図である。 １・・・半導体基板、２・・・絶縁層、３・・・シリコ
ン充填部、４・・・タングステン充填部（コンタクト部
）、５・・・金属配線。 第１図 第３図 第４図 手続補正書 昭和６０年？ 月７ 日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭和５９年 特許願 第１１２２３９−号２、発明の
名称 半導体装置の製造方法 ４、代理人 住 所 東京都港区虎ノ門−丁目８番１０号静光虎ノ門
ビル〒１０５電話（５０４）０７２１ 氏名弁理士（６５７９）青水 朗 （外 、３ 名） ５、補正の対象 明細書の「発明の詳細な説明」の欄 ６、 補正の内容 （］）明ａＳ、第３百、第１８行目のｒ ＴａｃｈＪ
ｆｒ ＴｅｃｈＪに訂正する。 （２）明細書、第３頁、第１９行目のｒ３１−３４Ｊの
後にｒｚ９８３年１２月）」を挿入する。 （３〕 明細書、第４山−第３行目のｒ３５−３８Ｊ
の後にｒ（Ｉ９８３年１２月）」を挿入する。
Claims (1)
- 【特許請求の範囲】 １、（ア）半導体基板上の絶縁層にコンタクト窓を形成
する工程： （イ）前記コンタクト窓内にシリコンを充填する工程；
および （ウ）前記半導体基板を３００ないし３５０℃の温度に
加熱した状態で六フッ化タングステンガス雰囲気中にて
前記シリコンをタングステンに置換し電極引出し部分を
形成する工程：とを含む半導体装置の製造方法。 ２、前記シリコンの充填工程が単結晶シリコンの選択的
気相成長法によって行なわれる特許請求の範囲第１項記
載の方法。 ３、前記シリコンの充填工程が、（Ｉ）多結晶シリコン
又はアモルファスシリコンを前記コンタクト窓内および
前記絶縁層上の全面に形成する工程：および（オ）この
形成した多結晶シリコン又はアモルファスシリコンの前
記コンタクト窓内以外の部分を除去する工程；からなる
特許請求の範囲第１項記載の方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59112219A JPS6110233A (ja) | 1984-06-02 | 1984-06-02 | 半導体装置の製造方法 |
| DE8585303878T DE3580192D1 (de) | 1984-06-02 | 1985-05-31 | Verfahren zum herstellen eines kontaktes fuer eine halbleiteranordnung. |
| EP85303878A EP0164976B1 (en) | 1984-06-02 | 1985-05-31 | Method of producing a contact for a semiconductor device |
| KR1019850003833A KR900008387B1 (ko) | 1984-06-02 | 1985-06-01 | 반도체장치 제조방법 |
| US07/166,832 US4906593A (en) | 1984-06-02 | 1988-03-04 | Method of producing a contact plug |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59112219A JPS6110233A (ja) | 1984-06-02 | 1984-06-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6110233A true JPS6110233A (ja) | 1986-01-17 |
Family
ID=14581231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59112219A Pending JPS6110233A (ja) | 1984-06-02 | 1984-06-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6110233A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140133A (ja) * | 1984-12-13 | 1986-06-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6421942A (en) * | 1987-07-17 | 1989-01-25 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH01218018A (ja) * | 1988-02-18 | 1989-08-31 | Internatl Business Mach Corp <Ibm> | 半導体材料を高融点金属に変換する方法及び前記方法を利用して製造される半導体装置 |
| JPH02151060A (ja) * | 1988-12-02 | 1990-06-11 | Hitachi Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050881A (ja) * | 1973-09-04 | 1975-05-07 | ||
| JPS5075769A (ja) * | 1973-11-07 | 1975-06-21 |
-
1984
- 1984-06-02 JP JP59112219A patent/JPS6110233A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050881A (ja) * | 1973-09-04 | 1975-05-07 | ||
| JPS5075769A (ja) * | 1973-11-07 | 1975-06-21 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140133A (ja) * | 1984-12-13 | 1986-06-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6421942A (en) * | 1987-07-17 | 1989-01-25 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH01218018A (ja) * | 1988-02-18 | 1989-08-31 | Internatl Business Mach Corp <Ibm> | 半導体材料を高融点金属に変換する方法及び前記方法を利用して製造される半導体装置 |
| JPH02151060A (ja) * | 1988-12-02 | 1990-06-11 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008387B1 (ko) | 반도체장치 제조방법 | |
| US4442449A (en) | Binary germanium-silicon interconnect and electrode structure for integrated circuits | |
| JPH10163132A (ja) | 半導体装置の金属配線およびその形成方法 | |
| US5071789A (en) | Method for forming a metal electrical connector to a surface of a semiconductor device adjacent a sidewall of insulation material with metal creep-up extending up that sidewall, and related device | |
| US3372063A (en) | Method for manufacturing at least one electrically isolated region of a semiconductive material | |
| JPH0357613B2 (ja) | ||
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| JPS6110233A (ja) | 半導体装置の製造方法 | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS60103671A (ja) | 半導体装置 | |
| JP3003598B2 (ja) | 半導体装置の製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JPH04373124A (ja) | 半導体装置及びその製造方法 | |
| JPS5920464A (ja) | 金属膜の選択成長方法 | |
| US6177345B1 (en) | Method of silicide film formation onto a semiconductor substrate | |
| JPS6235539A (ja) | 半導体装置の製造方法 | |
| JP3437111B2 (ja) | 半導体装置の製造方法 | |
| JP2617090B2 (ja) | 半導体装置のコンタクト製造方法 | |
| JPH0964317A (ja) | 半導体基板およびその製造方法 | |
| JPS61203652A (ja) | 半導体装置の製造方法 | |
| JPS60105227A (ja) | 半導体装置の製造方法 | |
| JPH01243418A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) |