JPS61102751A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61102751A JPS61102751A JP59226362A JP22636284A JPS61102751A JP S61102751 A JPS61102751 A JP S61102751A JP 59226362 A JP59226362 A JP 59226362A JP 22636284 A JP22636284 A JP 22636284A JP S61102751 A JPS61102751 A JP S61102751A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- polycrystalline silicon
- silicon dioxide
- isolation groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、絶縁層をもって半導体製子の分離を行なう、
半導体装置の製造方法に関するものである。
半導体装置の製造方法に関するものである。
従来例の構成とその問題点
Ｉ Ｃ、Ｌ Ｓ Ｉ 、 Ｖ−Ｌ Ｓ Ｉ ナトノ高％
ａ化半導体装置を製造する場合、隣接素子との電気的な
短絡や干渉を防止するために、これらの素子間の分離を
必要とする。
ａ化半導体装置を製造する場合、隣接素子との電気的な
短絡や干渉を防止するために、これらの素子間の分離を
必要とする。
第１図は、絶縁層をもって半導体素子の分離を行なった
、従来例の半導体装置の断面図である。
、従来例の半導体装置の断面図である。
半導体基板１の上に形成された二酸化シリコン膜２の上
にリングラフィ工程を通して窒化シリコン膜マスク４を
作り、この窒化シリコン膜マスク４に沿って二酸化シリ
コン膜２を食刻開口する。次いで１ｏｏｏ℃〜１２ｏｏ
℃の水蒸気雰囲気中で半導体基板１を酸化する。すると
、露出した半導体基板１の表面鎖酸には厚い二酸化シリ
コン膜７がその膜厚の約半分が半導体基板１内に埋置さ
れて形成されるが、同時に横力向にも酸化が進行して窒
化／リコン模マスク３の端縁部より窒化シリコン膜マス
ク３と半導体基板１の間に鳥の口ばし状の酸化膜いわゆ
るバーズビークが形成される。
にリングラフィ工程を通して窒化シリコン膜マスク４を
作り、この窒化シリコン膜マスク４に沿って二酸化シリ
コン膜２を食刻開口する。次いで１ｏｏｏ℃〜１２ｏｏ
℃の水蒸気雰囲気中で半導体基板１を酸化する。すると
、露出した半導体基板１の表面鎖酸には厚い二酸化シリ
コン膜７がその膜厚の約半分が半導体基板１内に埋置さ
れて形成されるが、同時に横力向にも酸化が進行して窒
化／リコン模マスク３の端縁部より窒化シリコン膜マス
ク３と半導体基板１の間に鳥の口ばし状の酸化膜いわゆ
るバーズビークが形成される。
このバーズビークは素子間の最小間隔を制限するために
素子の集積度を向上するうえでの大きな間−贅となって
いる。
素子の集積度を向上するうえでの大きな間−贅となって
いる。
発明の構成
未発用は要約するに、半導体基板表面に密着した第１絶
縁膜上に、フォトレジスト膜マスクパターンを形成して
、このマスクパターン形状に沿ッて、前記第１絶縁膜お
よび半導体基板を順次食刻開口し、半導体基板を分離す
るための分離溝を形成する工程、前記分子＠溝の表面と
第１絶縁膜をおおって、第２絶縁膜を形成し、前記第２
絶縁膜上に、多結晶シリコン膜およびシリコン化合物塗
布形成被膜を順次形成する工程、前記分離溝の中に形成
された、前記多結晶シリコン嘆以外の＠記名結晶シリコ
ン膜の表面が露出するように、前記シリコン化合物塗布
形成被膜の一部を食刻する工程、前記シリコン化合物塗
布形成波膜をマスクにして、前記多結晶シリコン膜が分
離溝の中のみに残置されるように前記多結晶シリコン膜
の一部を食刻する工程、前記分離溝の中に残置された前
記シリコン化合物塗布形成被膜を食刻除去する工程、前
記゛分Ｍ溝の中に残置した、前記多結晶シリコン嘆を酸
化し、二酸化シリコン膜に変え、前記二酸化シリコン膜
の表面を前記第１絶縁膜の表面と同程度の高さにする工
程をそなえた半導体装置の製造方法である。これにより
横方向の酸化を抑え、バーズビークが発生しない分子１
ＩＰＪを形成することができ、半導体素子の集積度を高
めることができる。
縁膜上に、フォトレジスト膜マスクパターンを形成して
、このマスクパターン形状に沿ッて、前記第１絶縁膜お
よび半導体基板を順次食刻開口し、半導体基板を分離す
るための分離溝を形成する工程、前記分子＠溝の表面と
第１絶縁膜をおおって、第２絶縁膜を形成し、前記第２
絶縁膜上に、多結晶シリコン膜およびシリコン化合物塗
布形成被膜を順次形成する工程、前記分離溝の中に形成
された、前記多結晶シリコン嘆以外の＠記名結晶シリコ
ン膜の表面が露出するように、前記シリコン化合物塗布
形成被膜の一部を食刻する工程、前記シリコン化合物塗
布形成波膜をマスクにして、前記多結晶シリコン膜が分
離溝の中のみに残置されるように前記多結晶シリコン膜
の一部を食刻する工程、前記分離溝の中に残置された前
記シリコン化合物塗布形成被膜を食刻除去する工程、前
記゛分Ｍ溝の中に残置した、前記多結晶シリコン嘆を酸
化し、二酸化シリコン膜に変え、前記二酸化シリコン膜
の表面を前記第１絶縁膜の表面と同程度の高さにする工
程をそなえた半導体装置の製造方法である。これにより
横方向の酸化を抑え、バーズビークが発生しない分子１
ＩＰＪを形成することができ、半導体素子の集積度を高
めることができる。
実施例の説明
第２図ａ〜ｅは、本発明実施例の工程断面図であり、以
下この図を参照して本発明の詳細な説明する０ まず、第２図ａのように半導体基板、たとえばシリコン
基板１の表面に二酸化シリコン膜２を約２００人の厚さ
で形成し、次に７オトレジスト膜マスクパターン３を用
いてゞ酸化シリコン模２およびシリコン基板１を順次食
刻開口し、分離溝を形成する。
下この図を参照して本発明の詳細な説明する０ まず、第２図ａのように半導体基板、たとえばシリコン
基板１の表面に二酸化シリコン膜２を約２００人の厚さ
で形成し、次に７オトレジスト膜マスクパターン３を用
いてゞ酸化シリコン模２およびシリコン基板１を順次食
刻開口し、分離溝を形成する。
次に、第２図すに示すように、フォトレジスト膜マスク
パターン３を除去し、二酸化シリコン膜２および分離溝
表面の半導体基板１をおおって窒化シリコン膜４を約１
２００人の厚さで形成し、その上に多結晶シリコン膜５
を分離溝の深さの半分が埋まる厚さで形成し、その上に
シリコン化合物塗布形成被膜６を分離溝を反映してでき
た多結晶シリコン膜６の溝が平坦になるように埋置形成
する。シリコン化合物塗布形成被膜６は通常シラノール
を希釈剤で調整して回転塗布法で被曝形成した後、乾燥
および焼成して得られる被膜で乾燥前は、水に近い粘度
の液体であり溝部に溜りやすく、凸部と四部の膜厚に大
きな差が生じ、それによって表面が平坦化される。
パターン３を除去し、二酸化シリコン膜２および分離溝
表面の半導体基板１をおおって窒化シリコン膜４を約１
２００人の厚さで形成し、その上に多結晶シリコン膜５
を分離溝の深さの半分が埋まる厚さで形成し、その上に
シリコン化合物塗布形成被膜６を分離溝を反映してでき
た多結晶シリコン膜６の溝が平坦になるように埋置形成
する。シリコン化合物塗布形成被膜６は通常シラノール
を希釈剤で調整して回転塗布法で被曝形成した後、乾燥
および焼成して得られる被膜で乾燥前は、水に近い粘度
の液体であり溝部に溜りやすく、凸部と四部の膜厚に大
きな差が生じ、それによって表面が平坦化される。
次に第２図Ｃに示すように、シリコン化合物塗布形成波
膜６の凸部に形成された波膜のみを食刻して、多結晶シ
リコン膜６の表面を露出させる。
膜６の凸部に形成された波膜のみを食刻して、多結晶シ
リコン膜６の表面を露出させる。
次に第２図ｄに示すように、分離溝の中に多結晶シリコ
ン膜５が平坦に残置されるように、前工程で残置したシ
リコン化合物塗布形成波膜６をマスクにして、上部の多
結晶シリコン膜６を食刻する。次にマスクとして使用し
た７リコン化合物塗布形成被膜６を食刻除去する。
ン膜５が平坦に残置されるように、前工程で残置したシ
リコン化合物塗布形成波膜６をマスクにして、上部の多
結晶シリコン膜６を食刻する。次にマスクとして使用し
た７リコン化合物塗布形成被膜６を食刻除去する。
次に第２図ｅに示すように、分離溝中に残置しの上に厚
い二酸化シリコン膜７が形成され４多結晶シリコン膜も
二酸化シリコン嘆７に変化する。
い二酸化シリコン膜７が形成され４多結晶シリコン膜も
二酸化シリコン嘆７に変化する。
この場合、二酸化シリコン膜７の表面を二酸化／リコン
膜２の表面と同一の高さに形成することにより、望化／
リコン膜３で横方向の酸化を抑えたバーズビークの発生
しない分離層が形［戊される。
膜２の表面と同一の高さに形成することにより、望化／
リコン膜３で横方向の酸化を抑えたバーズビークの発生
しない分離層が形［戊される。
なお、上述の実施例では、シリコン化合物塗布形成波膜
を例示したが、能のシリコンオキ／誘導体を原料とした
塗布形成波膜やフォトレジスト膜を用いても同様の作用
が実現される。
を例示したが、能のシリコンオキ／誘導体を原料とした
塗布形成波膜やフォトレジスト膜を用いても同様の作用
が実現される。
発明の効果
本発明によれば、分離溝を形成した半導体基板を酸素透
過性のない絶縁膜でおおい半導体基板の酸化を防上した
うえで、分離溝に二酸化シリコン膜を埋込形成すること
により、横方向の酸化を抑え、バーズビークの発生しな
い分離層が形成され半導体素子間の最小間隔を制限する
ことなく素子の集積度を高めることができる。
過性のない絶縁膜でおおい半導体基板の酸化を防上した
うえで、分離溝に二酸化シリコン膜を埋込形成すること
により、横方向の酸化を抑え、バーズビークの発生しな
い分離層が形成され半導体素子間の最小間隔を制限する
ことなく素子の集積度を高めることができる。
第１図は従来例の分離層形成断面図、第２図ａ〜ｅは本
発明実施例の工程順断面図である。 １・・・・・・シリコン基板、２・・・・・・二酸化シ
リコン嘆、３・・・・・フすトレジスト膜マスク、４・
・・・・・窒化’／Ｉ）コン膜、５・・・・・・多結晶
７リコン膜、６・・・・・・シリコン化合′吻塗市形成
波膜、７・・・・・・二酸化シリコン膜。 代理人の氏名 弁理士 中 尾 歓 男 ほか１名第１
図 （α）
発明実施例の工程順断面図である。 １・・・・・・シリコン基板、２・・・・・・二酸化シ
リコン嘆、３・・・・・フすトレジスト膜マスク、４・
・・・・・窒化’／Ｉ）コン膜、５・・・・・・多結晶
７リコン膜、６・・・・・・シリコン化合′吻塗市形成
波膜、７・・・・・・二酸化シリコン膜。 代理人の氏名 弁理士 中 尾 歓 男 ほか１名第１
図 （α）
Claims (1)
- （１）半導体基板表面に密着した第１絶縁膜上に、フォ
トレジスト膜マスクパターンを形成して、このマスクパ
ターン形状に沿って、前記第１絶縁膜および半導体基板
をそれぞれ順次食刻開口し、半導体基板を分離するため
の分離溝を形成する工程、前記分離溝の表面と前記第１
絶縁膜をおおって、第２絶縁膜を形成し、前記第２絶縁
膜上に、多結晶シリコン膜およびシリコン化合物塗布形
成被膜を順次形成する工程、前記シリコン化合物塗布形
成膜を、前記分離溝の中に一部を残し、他部を食刻除去
する工程、前記シリコン化合物塗布形成被膜をマスクに
して、前記多結晶シリコン膜が分離溝の中にのみ残置さ
れるように前記多結晶シリコン膜の一部を食刻する工程
、前記分離溝の中に残置された前記シリコン化合物塗布
形成被膜を除去する工程、前記分離溝の中に残置した、
前記多結晶シリコン膜を酸化し二酸化シリコン膜に変え
、前記二酸化シリコン膜の表面を前記第１絶縁膜の表面
と同程度の高さにする工程をそなえた半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59226362A JPS61102751A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59226362A JPS61102751A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102751A true JPS61102751A (ja) | 1986-05-21 |
Family
ID=16843956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59226362A Pending JPS61102751A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4945069A (en) * | 1988-12-16 | 1990-07-31 | Texas Instruments, Incorporated | Organic space holder for trench processing |
-
1984
- 1984-10-26 JP JP59226362A patent/JPS61102751A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4945069A (en) * | 1988-12-16 | 1990-07-31 | Texas Instruments, Incorporated | Organic space holder for trench processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6228578B2 (ja) | ||
| JPH0427702B2 (ja) | ||
| KR100253394B1 (ko) | 듀얼 게이트절연막을 가지는 게이트전극의 제조방법 | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| EP0120614B1 (en) | Method of manufacturing a semiconductor device having isolation regions | |
| KR0176193B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPS6148935A (ja) | 半導体装置の製造方法 | |
| JPS59107534A (ja) | 半導体装置の製造方法 | |
| JPH0389532A (ja) | 半導体装置の製造方法 | |
| JPS6331124A (ja) | 半導体装置の製造方法 | |
| JPS60245250A (ja) | 半導体装置の製造方法 | |
| KR19980030446A (ko) | 반도체 기판 및 그의 형성방법 | |
| JPH0376225A (ja) | 半導体装置の製造方法 | |
| JPS63253650A (ja) | 半導体装置の製造方法 | |
| JPH0613459A (ja) | 素子分離方法及び半導体装置 | |
| JPS6046046A (ja) | 半導体装置の製造方法 | |
| JPS6271247A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JPH03101249A (ja) | 半導体装置の製造方法 |