JPS6228578B2 - - Google Patents

Info

Publication number
JPS6228578B2
JPS6228578B2 JP53023086A JP2308678A JPS6228578B2 JP S6228578 B2 JPS6228578 B2 JP S6228578B2 JP 53023086 A JP53023086 A JP 53023086A JP 2308678 A JP2308678 A JP 2308678A JP S6228578 B2 JPS6228578 B2 JP S6228578B2
Authority
JP
Japan
Prior art keywords
silicon dioxide
film
dioxide film
semiconductor substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53023086A
Other languages
English (en)
Other versions
JPS54115085A (en
Inventor
Takashi Matsumoto
Takaharu Nawata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP2308678A priority Critical patent/JPS54115085A/ja
Priority to US06/015,897 priority patent/US4292156A/en
Publication of JPS54115085A publication Critical patent/JPS54115085A/ja
Publication of JPS6228578B2 publication Critical patent/JPS6228578B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法、特に素子間
分離領域の形成方法に関する。
素子間分離領域の厚い二酸化シリコン膜と素子
形成領域との境界に大きな段差ができることを防
ぐ手段として所謂プラノツクス構造あるいは
LOCOS構造と称される構造が提案されている。
この手法は、シリコン半導体基板上の素子形成
領域上を窒化シリコン皮膜からなるマスクにより
選択的に覆つた後、酸化処理を行なつて表出して
いる半導体基板を厚く酸化してフイールド酸化膜
を形成し、次いで前記マスクを除去して表出され
た素子形成領域内にトランジスタ等の素子を形成
するものである。このような構成によれば素子間
分離領域の二酸化シリコンを充分に厚くして配線
層と半導体基板との間の浮遊容量を減少しなが
ら、表面を平担にして配線層の断線を防ぎ得るも
のである。
ところが、この方法は、高熱を加えて部分的に
酸化を行なうとき、素子形成領域上に窒化シリコ
ン膜が被着されているため、該素子形成領域に歪
を発生させるという欠点がある他、酸化工程で二
酸化シリコンからなる素子間分離領域が窒化シリ
コン膜の周辺下側に大きくもぐり込む所謂バーズ
ビークが発生し、素子形成領域を実質的にせばめ
るという欠点があつた。
本発明は上述の如き従来の欠点を改善すること
を目的とする。
その目的のために、本発明は、半導体基板表面
の素子形成領域上に二酸化シリコン膜を選択的に
被着する工程と、次いで前記二酸化シリコン膜の
側部にのみ耐酸化皮膜を残す工程と、次いで該耐
酸化皮膜および前記二酸化シリコン膜をマスクと
して半導体基板を酸化せしめる工程と、しかる後
素子形成領域上の前記二酸化シリコン膜と該二酸
化シリコン膜の側部に被着されている耐酸化皮膜
を除去して素子形成領域を表出せしめる工程とを
有することを特徴とする半導体装置の製造方法を
提供する。以下実施例について詳細に説明する。
(1) まず第１図に示すように、Ｐ型シリコン半導
体基板１の表面に厚さが1.0〔μｍ〕〜1.5〔μ
ｍ〕の二酸化シリコン膜２を熱酸化法等により
成長させる。
(2) 次いで、第２図に示すように、シリコン半導
体基板１上に成長させた二酸化シリコン膜２を
選択エツチングして、素子形成領域上のみに二
酸化シリコン膜２ａを残す。なお、この二酸化
シリコン膜２を選択エツチングする際、角度α
を90度より小さくして残存した二酸化シリコン
膜２ａのサイドエツジに逆テーパーを形成する
とよい。
(3) 次いで、第３図に示すように、二酸化シリコ
ン膜２ａをマスクにして表出しているシリコン
半導体基板１を500〔Å〕程度、エツチングす
る。
(4) 次いで、第４図に示すように、シリコン半導
体基板１の表面全体に窒化シリコン（Si3N4）膜
３を厚さ500〔Å〕程被着する。そして、該窒
化シリコン膜３のエツチングレートを上げるた
め、たとえばアルゴン（Ar）イオンを、前記
半導体基板１の表面にほぼ垂直な方向から該窒
化シリコン膜３に注入する。この時前記二酸化
シリコン膜２ａの側面にある窒化シリコン膜３
はイオンの注入量が少ない。
なお、必要とあらば窒化シリコン膜３の下面
に100〔Å〕〜500〔Å〕程度の厚さを有する二
酸化シリコン膜を形成してシリコン半導体基板
表面を保護した後イオン注入を行なつてもよ
い。
(5) 次いで窒化シリコン膜３をエツチングする。
このとき、第５図に示すように二酸化シリコン
膜２ａの側面に存在する窒化シリコン膜３ａは
イオン注入に際して影となつていたためその影
響を受けず、エツチングレイトが小さく、エツ
チングの際この部分が残存する。
(6) 次いで、かかる第５図に示す状態で酸化処理
を行ない、第６図に示すように、シリコン半導
体基板１上に厚さ１〔μｍ〕〜1.5〔μｍ〕の
二酸化シリコン膜４を形成する。この二酸化シ
リコン膜４は素子間分離領域所謂フイールド酸
化膜となる。なお、素子形成領域上はすでに厚
い二酸化シリコン膜２ａで覆われているため、
ほとんど酸化が進行せず、この膜２ａの厚さは
ほとんど増加しない。
従つて二酸化シリコン膜２ａは上述の酸化処
理において、窒化シリコン膜３ａとともにマス
クとして作用を行つている。
(7) 次いで第７図に示すように、全面にフオト・
レジスト５を塗布した後、素子形成領域を覆う
該フオト・レジストに、該素子形成領域面積よ
りも小さな窓６をあけ、該フオト・レジストを
マスクとして二酸化シリコン膜２ａをエツチン
グ除去する。
(8) しかる後、第８図に示すように、フオト・レ
ジスト５を除去し、残存している窒化シリコン
膜３ａをエツチングにより除去する。
なお、このエツチングに際して、窒化シリコ
ン膜が少し残つてもよい。また、この選択エツ
チングする工程はイオンミーリグにより行なう
こともできる。
その後、表出画定したシリコン半導体基板１
の素子形成領域７に、例えばＮチヤンネル型の
MOSトランジスタ等の回路素子を形成する。
以上のような本発明によれば、素子間分離領域
形成の酸化時にマスクとして存在する窒化シリコ
ン膜の量が少なく、パターンエツジでの歪を減少
することができ、更に、従来のプラノツクス法で
は大きく生じていたバーズビークを大幅に減少す
ることができる。
そして、更に素子間分離領域の酸化形成時に同
時にチヤンネルストツプ拡散（P+拡散）を行な
おうとすれば、横方向の拡散は窒化シリコン膜３
ａによつて規定されるため、従来のプラノツクス
工程よりチヤンネルストツプ拡散の横方向広がり
が少なくなる。
また、素子形成領域にMOSトランジスタを形
成しようとする場合、本発明によれば該素子形成
領域表面に窒化シリコン膜が直接被着形成される
工程が存在しないので、基板損傷によるMOSト
ランジスタの特性劣化が生じないという効果も有
する。
【図面の簡単な説明】
第１図乃至第８図は本発明の一実施例を示す工
程断面図である。 図中、１は半導体基板、２および２ａは二酸化
シリコン膜、３および３ａは窒化シリコン膜、４
は二酸化シリコン膜、５はフオト・レジスト、６
は窓、７は素子形成領域である。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板表面の素子形成領域上に二酸化シ
    リコン膜を選択的に被着する工程と、次いで前記
    二酸化シリコン膜の側部にのみ耐酸化皮膜を残す
    工程と、次いで該耐酸化皮膜および前記二酸化シ
    リコン膜をマスクとして表出された半導体基板を
    酸化せしめる工程と、しかる後素子形成領域上の
    前記二酸化シリコン膜と該二酸化シリコン膜の側
    部に被着されている耐酸化皮膜を除去して素子形
    成領域を表出せしめる工程とを有することを特徴
    とする半導体装置の製造方法。
JP2308678A 1978-02-28 1978-02-28 Method of fabricating semiconductor Granted JPS54115085A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2308678A JPS54115085A (en) 1978-02-28 1978-02-28 Method of fabricating semiconductor
US06/015,897 US4292156A (en) 1978-02-28 1979-02-28 Method of manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2308678A JPS54115085A (en) 1978-02-28 1978-02-28 Method of fabricating semiconductor

Publications (2)

Publication Number Publication Date
JPS54115085A JPS54115085A (en) 1979-09-07
JPS6228578B2 true JPS6228578B2 (ja) 1987-06-22

Family

ID=12100606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2308678A Granted JPS54115085A (en) 1978-02-28 1978-02-28 Method of fabricating semiconductor

Country Status (2)

Country Link
US (1) US4292156A (ja)
JP (1) JPS54115085A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465705A (en) * 1980-05-19 1984-08-14 Matsushita Electric Industrial Co., Ltd. Method of making semiconductor devices
US4361600A (en) * 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4460434A (en) * 1982-04-15 1984-07-17 At&T Bell Laboratories Method for planarizing patterned surfaces
JPS5952847A (ja) * 1982-09-20 1984-03-27 Mitsubishi Electric Corp 半導体装置の製造方法
US4435446A (en) 1982-11-15 1984-03-06 Hewlett-Packard Company Edge seal with polysilicon in LOCOS process
JPS59138379A (ja) * 1983-01-27 1984-08-08 Toshiba Corp 半導体装置の製造方法
US4486266A (en) * 1983-08-12 1984-12-04 Tektronix, Inc. Integrated circuit method
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
DE3405162A1 (de) * 1984-02-14 1985-08-22 Bosch Gmbh Robert Polarographischer sauerstoffmessfuehler
US4538343A (en) * 1984-06-15 1985-09-03 Texas Instruments Incorporated Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
JPS6281727A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd 埋込型素子分離溝の形成方法
US4824795A (en) * 1985-12-19 1989-04-25 Siliconix Incorporated Method for obtaining regions of dielectrically isolated single crystal silicon
GB8607822D0 (en) * 1986-03-27 1986-04-30 Plessey Co Plc Iii-v semiconductor devices
US4758530A (en) * 1986-12-08 1988-07-19 Delco Electronics Corporation Doubly-self-aligned hole-within-a-hole structure in semiconductor fabrication involving a double LOCOS process aligned with sidewall spacers
US4968640A (en) * 1987-02-10 1990-11-06 Industrial Technology Research Institute Isolation structures for integrated circuits
US5149669A (en) * 1987-03-06 1992-09-22 Seiko Instruments Inc. Method of forming an isolation region in a semiconductor device
US4775644A (en) * 1987-06-03 1988-10-04 Lsi Logic Corporation Zero bird-beak oxide isolation scheme for integrated circuits
US4863562A (en) * 1988-02-11 1989-09-05 Sgs-Thomson Microelectronics, Inc. Method for forming a non-planar structure on the surface of a semiconductor substrate
KR100189733B1 (ko) * 1996-07-22 1999-06-01 구본준 반도체장치의 소자분리막 형성방법
KR100668509B1 (ko) * 2005-06-10 2007-01-12 주식회사 하이닉스반도체 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL157662B (nl) * 1969-05-22 1978-08-15 Philips Nv Werkwijze voor het etsen van een oppervlak onder toepassing van een etsmasker, alsmede voorwerpen, verkregen door toepassing van deze werkwijze.
US3675314A (en) * 1970-03-12 1972-07-11 Alpha Ind Inc Method of producing semiconductor devices
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US3966514A (en) * 1975-06-30 1976-06-29 Ibm Corporation Method for forming dielectric isolation combining dielectric deposition and thermal oxidation

Also Published As

Publication number Publication date
JPS54115085A (en) 1979-09-07
US4292156A (en) 1981-09-29

Similar Documents

Publication Publication Date Title
JPS6228578B2 (ja)
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH0214782B2 (ja)
US5937310A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
JPH0628282B2 (ja) 半導体装置の製造方法
US5962914A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
JPS6242382B2 (ja)
JPH0458532A (ja) 半導体装置の製造方法
JPS63302536A (ja) 素子分離領域の形成方法
JP3042804B2 (ja) 素子分離方法及び半導体装置
JPH0779101B2 (ja) 半導体装置の製法
JP2602142B2 (ja) 半導体装置の製造方法
KR100311172B1 (ko) 반도체소자분리방법
KR950012543B1 (ko) 반도체 소자의 필드 산화막 형성 방법
JPH04142036A (ja) 半導体装置の製造方法
KR100189974B1 (ko) 반도체장치의 pbl 소자분리 방법
JPH0117256B2 (ja)
KR100253350B1 (ko) 반도체소자의 필드산화막 형성방법
JPH0691155B2 (ja) 半導体装置の製造方法
JPS60245250A (ja) 半導体装置の製造方法
JPS6390150A (ja) 半導体装置の製造方法
JPH02177468A (ja) 半導体装置の製造方法
JPS61219148A (ja) 半導体装置の製造方法
JPS62165949A (ja) 半導体装置の製造方法
JPH01235258A (ja) 半導体装置の製造方法