JPS6046046A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6046046A JPS6046046A JP58153870A JP15387083A JPS6046046A JP S6046046 A JPS6046046 A JP S6046046A JP 58153870 A JP58153870 A JP 58153870A JP 15387083 A JP15387083 A JP 15387083A JP S6046046 A JPS6046046 A JP S6046046A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- nitride
- silicon nitride
- oxidized film
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
- H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。
従来技術による半導体装置の製造方法によって半導体基
板に埋設せるフィールド酸化膜を形成する場合には、ま
ず半導体基板上に第１の絶縁膜を形成し、その後耐酸化
マスクとなるシリコン窒化物ｔｌ−二１０００Ａぐらい
の厚さで形成し、所望のパターニングを行ないチャンネ
ルストッパーとなる不純物をイオン注入法等によって形
成し、又このシリコン窒化物をマスクとして熱処理を行
い上記フィールド酸化膜を形成していた。
板に埋設せるフィールド酸化膜を形成する場合には、ま
ず半導体基板上に第１の絶縁膜を形成し、その後耐酸化
マスクとなるシリコン窒化物ｔｌ−二１０００Ａぐらい
の厚さで形成し、所望のパターニングを行ないチャンネ
ルストッパーとなる不純物をイオン注入法等によって形
成し、又このシリコン窒化物をマスクとして熱処理を行
い上記フィールド酸化膜を形成していた。
この様な従来の方法によるとフィールド酸化膜形成時に
は、シリコン窒化物の表面がシリコン酸化物に変わり、
シリコン窒化物を除去する時に。
は、シリコン窒化物の表面がシリコン酸化物に変わり、
シリコン窒化物を除去する時に。
まず耐酸化マスクとして使用したシリコン窒化物の表面
のシリコン酸化物を除去し、その後、耐酸化マスクとし
て使用したシリコン窒化物を伺らかの方法を使用して、
完全に除去しなければならない。
のシリコン酸化物を除去し、その後、耐酸化マスクとし
て使用したシリコン窒化物を伺らかの方法を使用して、
完全に除去しなければならない。
又、この耐酸化→スフとなるシリコン窒化物を形成する
時に、この窒化物があまり厚すざると。
時に、この窒化物があまり厚すざると。
シリコン酸化物との熱膨張係数の違いによシ、牛導体基
板に与える影響は様々なものがある。又、フィールド酸
化物を形成する時に酸化されないで残ったシリコン窒化
物は、半導体装置そのものには何ら必安なものではない
ので、このシリコン窒化物は何らかの方法で除去しなけ
ればならず、又その為に不必要な製造工程が必要になる
し、その不必要な製造工程の為に半導体装置が影響を受
けていないとも言えない。
板に与える影響は様々なものがある。又、フィールド酸
化物を形成する時に酸化されないで残ったシリコン窒化
物は、半導体装置そのものには何ら必安なものではない
ので、このシリコン窒化物は何らかの方法で除去しなけ
ればならず、又その為に不必要な製造工程が必要になる
し、その不必要な製造工程の為に半導体装置が影響を受
けていないとも言えない。
本発明はかかる従来の不都合を除去することを目的とし
たものである。
たものである。
ここで前述の様な不都合を是正するには耐酸化マスクと
なるシリコン窒化物を極力薄く成長させ。
なるシリコン窒化物を極力薄く成長させ。
フィールド酸化膜形成時にシリコン窒化物をすべてシリ
コン酸化物に変えてしまう様にすれば、半導体基板に与
える影響も軽減出来るし、酸化されないで残ったシリコ
ン窒化物を取シ去る心象もない。
コン酸化物に変えてしまう様にすれば、半導体基板に与
える影響も軽減出来るし、酸化されないで残ったシリコ
ン窒化物を取シ去る心象もない。
又シリコン窒化物を薄く成長させるという事。
及びシリコン窒化物を取シ去る心安がないという事はプ
ロセスタイムの減少にもつながシ、その効果は絶大であ
シ１本発明の目的はダメージの少ない、又不必要な工程
を省く事を目的とした。埋設せるフィールド酸化物を有
するＭＯ８半導体装置の製造方法を提供する所にある。
ロセスタイムの減少にもつながシ、その効果は絶大であ
シ１本発明の目的はダメージの少ない、又不必要な工程
を省く事を目的とした。埋設せるフィールド酸化物を有
するＭＯ８半導体装置の製造方法を提供する所にある。
以下図面を用いて本発明の詳細な説明する。
まず第１図に示すごとく半導体基板１の一生面上に第１
の絶縁膜２でおるシリコン酸化膜を熱酸化法によって形
成し、その上に耐酸化マスクとなるシリコン窒化物３を
フィールド酸化膜形成時に酸化されてなくなってしまう
ぐらい薄く（ユ１００＾）均一に形成する。次に第２図
に示すように後所望のパターンを７オトレジスト４を使
って作成し。
の絶縁膜２でおるシリコン酸化膜を熱酸化法によって形
成し、その上に耐酸化マスクとなるシリコン窒化物３を
フィールド酸化膜形成時に酸化されてなくなってしまう
ぐらい薄く（ユ１００＾）均一に形成する。次に第２図
に示すように後所望のパターンを７オトレジスト４を使
って作成し。
耐酸化マスクとなるイリコン窒化物５を既存の方法でエ
ツチングする。その後寄生効果防止用のチャンネルスト
ッパー領域５はフォトレジスト４゜シリコン窒化物３、
シリコン酸化物２をマスクにイオン注入法によ層形成さ
れる。その後、フォトレジスト膜４を除去し、クリーニ
ングを行なって。
ツチングする。その後寄生効果防止用のチャンネルスト
ッパー領域５はフォトレジスト４゜シリコン窒化物３、
シリコン酸化物２をマスクにイオン注入法によ層形成さ
れる。その後、フォトレジスト膜４を除去し、クリーニ
ングを行なって。
フィールド酸化膜６を第２図のシリコン窒化物３がなく
なるまで酸化を行なう。この状態を示したのが第３図で
ある。すなわちチャンネルストツ／＜−領域上にはフィ
ールド酸化膜が形成され、それに隣接せる活性領域上に
はあらかじめ設けられたｙ ＩＪ ＊ ｙ＃（ｌＪ＋
２よ７，３．カイ２．３よ、−う １れたシリコン酸化
物とによって構成されるシリコン酸化膜７が形成される
。この方法を利用すれば。
なるまで酸化を行なう。この状態を示したのが第３図で
ある。すなわちチャンネルストツ／＜−領域上にはフィ
ールド酸化膜が形成され、それに隣接せる活性領域上に
はあらかじめ設けられたｙ ＩＪ ＊ ｙ＃（ｌＪ＋
２よ７，３．カイ２．３よ、−う １れたシリコン酸化
物とによって構成されるシリコン酸化膜７が形成される
。この方法を利用すれば。
フィールド酸化膜形成後に酸化されないで残ったシリコ
ン窒化物を除去する必要はなく、又その為の工数も省略
する事が出来る。又、シリコン窒化物を薄く形成する為
、熱膨張係数の違いにより半導体基板に与える悪影響も
低減出来る。
ン窒化物を除去する必要はなく、又その為の工数も省略
する事が出来る。又、シリコン窒化物を薄く形成する為
、熱膨張係数の違いにより半導体基板に与える悪影響も
低減出来る。
第１図から第３図は本実施例による半導体装置の製造方
法を示している。 同１図において、１・・・・・・半導体基板、２・・・
・・・第１の絶縁膜であるシリコン酸化物、３・・・・
・・耐酸化マスクとなるシリコン酸化物、４・・・・・
・フォトレジスト、５・・・・・・チャンネルストッパ
ー領域、７・・・・・・シリコン酸化膜でおる。 第１図
法を示している。 同１図において、１・・・・・・半導体基板、２・・・
・・・第１の絶縁膜であるシリコン酸化物、３・・・・
・・耐酸化マスクとなるシリコン酸化物、４・・・・・
・フォトレジスト、５・・・・・・チャンネルストッパ
ー領域、７・・・・・・シリコン酸化膜でおる。 第１図
Claims (1)
- 半導体基板上に第１のシリコン酸化物を形成した後、耐
酸化マスクとなるシリコン窒化物を薄く形成し、その後
熱処理によシ半導体基板に埋設するフィールド酸化膜の
形成時に該シリコン窒化物をすべて第２のシリコン酸化
物に変えてしまう工程を含む事を特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153870A JPS6046046A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58153870A JPS6046046A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046046A true JPS6046046A (ja) | 1985-03-12 |
Family
ID=15571904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58153870A Pending JPS6046046A (ja) | 1983-08-23 | 1983-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046046A (ja) |
-
1983
- 1983-08-23 JP JP58153870A patent/JPS6046046A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6228578B2 (ja) | ||
| JP2675260B2 (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPH02304927A (ja) | 半導体装置の製造方法 | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS6046046A (ja) | 半導体装置の製造方法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| KR960000373B1 (ko) | 반도체 표면의 단차 형성방법 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPS6159675B2 (ja) | ||
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR940001123B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR940006089B1 (ko) | 반도체 소자 격리 방법 | |
| JPH0117256B2 (ja) | ||
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPS6324635A (ja) | 半導体装置の製造方法 | |
| JPS61102751A (ja) | 半導体装置の製造方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPS61241941A (ja) | 半導体装置の製造方法 |