JPS6110320A - 入力インバ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子によって構成された入力インバータ
回路に関する。

（従来の技術） 現在、メモＩＪＩｃの分野において数多くの入力インバ
ータ回路が考案され用いられている。入力インバータ回
路の特性においては、安定かつ正常に動作するために、
入力レベル判定における不感帯幅が狭いことおよび入力
インバータ回路の出力が十分であることが要求される。

以下の説明はすべて絶縁ゲート型電界効果トランジスタ
のうち代表的なＭＯＳ）ランジスタ（以下ＭＯ８Ｔと称
す）を用いかつＮチャンネルＭＯ８Ｔで行なう。しかし
、回路的にはＰチャンネルＭＯ８Ｔ、さらにはバイポー
ラトランジスタでも本質的に同様である。

第１図は従来の入力インバータ回路の一例の回路図であ
る。

この回路は、従来の５ｖ単一電源のＩＣであるＭＯ８ダ
イナミックＲＡＭにおいて用いられている入力インバー
タ回路の例である。

第１図において、エンハンスメントｆｉＭＯ８）ランジ
スタ（以下ＥＭＯ８Ｔと記す）ＪＴ　とＪ。

がフリップフロップ回路を構成し、このフリ、プフロッ
プ回路を主構成要素としてこの人カインバ−夕回路が構
成される。ＥＭＯ８Ｔ　Ｊ＋とＪ、はプリチャージ信号
ＯＰの入力により節点Ｎ１とＮ、のプリチャージを行い
、活性化信号０．の入力によりＥＭＯ８Ｔ　Ｊ、〜ＪＩ
Ｇが外部入力信号ＯＩＮと基準電位ＶｒｅｆＯ間に現わ
れる情報を増幅する。ここで基準電位■ｒｅｆはこの入
力インバータ回路が形成されている半導体基板と同一基
板の他の場所に設けられている基準電圧発生回路がら出
力されている。

この入力インバータ回路は、この基準電位Ｖｒｅｆをリ
ファレンスレベルとして用いることが特徴である。

次に、この入力インバータ回路の動作について説明する
。

初期にプリチャージ信号ＯＦかＥＭＯ８Ｔのしきイ値Ｖ
７レベルを十分越える高い電圧（以下高レベルと称す）
であることから、プリチャージ信号グ。

をゲート入力とするＥＭＯ８Ｔ　Ｊ、及びＪ、は活性化
され、各々のソース節点Ｎ、およびＮ、を高レベルにプ
リチャージし、節点Ｎ、およびＮ４のプリチャージ完了
後プリチャージ信号１ｐはＥＭＯ８Ｔのしきい値Ｖアレ
ベルより低い電圧（以下低レベルと称す）になる。活性
化信号０１が低レベルから高レベルになると、節点Ｎ、
及びＮ、の電位が上昇する。このとき、外部入力信号Ｏ
ＩＮをゲート入力とするＥＭＯ８Ｔ　Ｊ、と基準電位■
ｒｅｆ　　をゲート入力とするＥＭＯ８Ｔ　Ｊ＋ｏによ
り節点Ｎ、とＮ１　の間に差電位が生ずる。この節点Ｎ
、とＮ、の関の差電位により、フリップフロップを構成
するＥＭＯＳ　ＴＪ、及びＪ、が作動し、節点Ｎ、とＮ
、の一方の低い電位である節点を低レベルにする。そし
１節点Ｎ。

およびＮ、をゲート入力とするＥＭＯ８Ｔ　Ｊ、及びＪ
。

により、インバータ出力節点となる節点Ｎ、に外部入力
信号ダ、Ｎと逆相、節点Ｎ、に外部入力信号ＯＩＮ　と
同相の増幅された信号が出力される。

このような従来回路構成においては、活性化信号Ｏ１が
低レベルから高レベルになったとき生ずる節点Ｎ２とＮ
、の差電圧でアリツブフロップを作動させることからＥ
ＭＯ８Ｔ　Ｊ、及びＪ、。の感度により外部入力信号１
ｘＮの不感帯領域が決定されてしまい、特に基準電位■
ｒｅｆをゲート入力とするＢＭＯ８Ｔ　　Ｊ、。は動作
点が低いことから十分な感度を得るためにＷ幅の大きな
ＥＭＯ８Ｔ　Ｊ、及びＪｌ。が必要とするような欠点が
あった。さらに不感帯領域に近い正常領域で外部入力信
号病、が入力された場合、フリップフロップ回路の動作
上のもつれにより信号増幅が遅れ、安定動作を保障でき
なくなるという次点があった。

（発明の目的） 本発明の目的は、上記欠点を除去し、安定動作し、かつ
不感帯領域が狭い入力インバータ回路を提供することに
ある。

（発明の構成） 本発明の入力インバータ回路は、フリラグフロ、プ回路
を主構成要素として構成され活性化信号の入力に改り基
準電圧発生回路から出力される基準電圧と外部入力信号
とを比較し増幅する入力インバータ回路において、前記
外部入力信号と前記基準電位とに応答して前記活性化信
号の電流制御を行ない前記外部入力信号の増幅を行なう
第１ゲート及び第２ゲートを設けたことを特徴として構
成される。

（実施例） 次に、本発明の実施例について図面を用いて説明する。

第２図は本発明の一実施例のブロック図である。

この実施例は、フリップフロップ回路】を主構成要素と
して構成され活性化信号０１の入力により基準電圧発生
回路から出力される基準電圧Ｖｒｅｆと外部入力信号Ｏ
ＩＮとを比較し増幅する入力インバータ回路において、
前記外部入力信号ＳｒＮと前記基準電位■ｒｅｆとに応
答して前記活性化信号為の電流制御を行ない前記外部入
力信号病、の増幅を行なう第１ゲート２及び第２ゲート
３を設けることにより構成されている。

この実施例においてＥＭＯ８Ｔ　Ｊ、、Ｊ、。はフリッ
プ２０．ブ回路内の節点の電位を低レベルにし、平行し
て第１ゲート２及び第２ゲート３により外部入力信号１
ｘｎ及び基準電位Ｖｒｅｆに応じた電流をアリツブフロ
ップ回路１内の節点へ入力する。

外部入力信号ＩＸＮ及び基準電位Ｖｋｅｆをゲート入力
とするＥＭＯ８ＴＪ、及びＪｌ。で生ずる差電圧に加え
【、第１ゲート２及び第２ゲート３により生ずる異なる
電流源によりフリップフロップ回路１を安定に動作させ
ることができるのである。

第３図は第２図に示す実施例の詳細回路図である。

第３図を用いて本実施例の動作について説明する。

初期にプリチャージ信号ＯＦが低レベルから高レベルに
なり、プリチャージ信号外をゲート入力とするＥＭＯ８
ＴＪ、及びＪ、により節点Ｎ、及びＮ４を高レベルにプ
リチャージし、その後プリチャージ信号１ｐは高レベル
から低レベルとなる。活性化信号ダ、が低レベルから高
レベルになると、外部入力信号右１．及び基準電位ｖｒ
ｅｆをゲート入力とし活性化信号０１をドレイン入力と
するＥＭＯ８’Ｉ’Ｊ、１及びＪ３．が各々のゲート入
力電圧に応じて節点Ｎ、及びＮｍＫ初期増幅された電流
が入力される。

このとき、節点Ｎ！及びＮ、は、外部入力信号ダ藷及び
基準電位Ｖｒｅｆ　ｔ−ゲート入力とするＥＭＯ８ＴＪ
、及びＪｌ＋１によりさらに差電圧を加えられ、従来よ
り大きな差電圧が生じる。

その後、フリップフロップ回路を構成するＥＭＯＳ　Ｔ
Ｊ、及びＪ、が作動し節点Ｎ、及びＮ、の差電圧は急激
に広がり、一方が高レベル、他方が低レベルとガる。節
点Ｎ、とＮ、の電位が決まるとそれをゲート入力とする
ＥＭＯ８Ｔ　Ｊ、及びＪ、が動作し、節点Ｎ４及びＮ、
の電圧を一方が低レベル他方が高レベルにさせ動作を完
了させる。

このように、本発明による入力インバータ回路は、外部
入力信号ＳＩＮを入力する第１ゲートと基準電位Ｖｒｅ
ｆを入力する第２ゲートを用いて活性化信号ダ、の電流
を制御するようにしたので、基準電位■ｒｅｆと外部入
力信号ＯＩＨの差電位を従来回路より強力かつ安定に増
幅する機能を有し、加えて従来の回路では不可能であっ
た不感帯領域の減少も、初期の微少増幅機能が向上でき
たことより可能となる効果を有している。

（発明の効果） 以上説明したように、本発明によれば、論坤外部入力情
報を判定する上で信号増幅が安定であり、不感帯領域の
狭い入力インバータ回路が得られる。

【図面の簡単な説明】

第１図は従来の入力インバータ回路の一例の回路図、第
２図は本発明の一実施例の回路図、第３図は第２図に示
す一実施例の詳細回路図である。 １・・・・・・フリ、ブフロ、プ回路、２・・・・・・
第１ゲート、３・・・・・・第２ゲート、Ｊ、−Ｊ、。 ｔＪ！１ｔＪ！’ｆｆｉ・・・ＭＯＳトランジスタ（エ
ンハンスメントｕ）Ｎ１〜Ｎ４・・・・・・節点、′ｖ
ｒｅｆ・・・・・・基準電位、為・旧・・活性化信号。 ０１Ｎ・・・・・・外部入力信号、ｈ・・・・・・プリ
チャージ信号。 茅　／　図 峯２　図 享３　図 手続補正書輸発） ６０．７．３１ 昭和　　年　　月　　日 １、事件の表示　　　昭和５９年　特許　願第１１７７
３７号２、発明の名称　　入力インバータ回路３、補正
をする者 事件との関係　　　　　　　出　願　人東京都港区芝五
丁目３３番１号 ４、代理人 〒１０８　　東京都港区芝五丁目３７番８号　住友三田
ビル５、補正の対象 図面の第３図 ６、補正の内容 第３図を別紙の通り補正する。

Claims (1)

【特許請求の範囲】
1. フリップフロップ回路を主構成要素として構成され活性
   化信号の入力により基準電圧発生回路から出力される基
   準電圧と外部入力信号とを比較し増幅する入力インバー
   タ回路において、前記外部入力信号と前記基準電位とに
   応答して前記活性化信号の電流制御を行ない前記外部入
   力信号の増幅を行なう第１ゲート及び第２ゲートを設け
   たことを特徴とする入力インバータ回路。