JPS61103298A - 複写機制御装置 - Google Patents
複写機制御装置Info
- Publication number
- JPS61103298A JPS61103298A JP59225193A JP22519384A JPS61103298A JP S61103298 A JPS61103298 A JP S61103298A JP 59225193 A JP59225193 A JP 59225193A JP 22519384 A JP22519384 A JP 22519384A JP S61103298 A JPS61103298 A JP S61103298A
- Authority
- JP
- Japan
- Prior art keywords
- data
- copying machine
- control
- option
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Control Or Security For Electrophotography (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複写機に係り、特にソータ、ドキュメント・
フィーダ等複数のオプションを有する複写機の制御装置
に関する。
フィーダ等複数のオプションを有する複写機の制御装置
に関する。
最近の複写機は多機能化しており、ソータ、ドキュメン
ト・フィーダ、・各種の表示を行う表示部等多数のオプ
ション（付属設備）を有している。
ト・フィーダ、・各種の表示を行う表示部等多数のオプ
ション（付属設備）を有している。
このオプション群を制御するため複写機本体側の制御部
からコントロール信号等各種のデータが送信され、又こ
れらのオプション群から同様各種のデータが本体側制御
部に送られている。これらの複写機本体制御部とオプシ
ョン間のデータ通信は、従来より専用の通信線による１
：１の通信によりなされている。
からコントロール信号等各種のデータが送信され、又こ
れらのオプション群から同様各種のデータが本体側制御
部に送られている。これらの複写機本体制御部とオプシ
ョン間のデータ通信は、従来より専用の通信線による１
：１の通信によりなされている。
ところで、このオプションはユーザの必要に応じて、取
りつけたり又外されたりするが、この場合、専用の通信
線によって１：１の通信を行なうものでは、その都度、
専用の通信線を布設する等の作業が必要となる。注文に
応じて工場で生産する場合には、この作用を工場で行な
うこともできるが、いったん複写機を設置した後に、オ
プションを追加する時には、この作業に多数の日数を要
し、非常に高価になる。
りつけたり又外されたりするが、この場合、専用の通信
線によって１：１の通信を行なうものでは、その都度、
専用の通信線を布設する等の作業が必要となる。注文に
応じて工場で生産する場合には、この作用を工場で行な
うこともできるが、いったん複写機を設置した後に、オ
プションを追加する時には、この作業に多数の日数を要
し、非常に高価になる。
この問題点を改善するため、共通のデータ・うインによ
って多数のオプションを接続することが提案されている
。この場合、データの先頭部に、オプションを特定する
ためのコントロール・アドレス・データを設け、そ”の
後に、オプションをコントロールするためのデータであ
るインターフェース・データを続け、特定のオプション
を制御する方式をとっている。このようにデータを構成
することにより、オプションを追加した時も、本体制御
部のソフトを変更することにより比較的容易にオプショ
ンの追加に応することができる。
って多数のオプションを接続することが提案されている
。この場合、データの先頭部に、オプションを特定する
ためのコントロール・アドレス・データを設け、そ”の
後に、オプションをコントロールするためのデータであ
るインターフェース・データを続け、特定のオプション
を制御する方式をとっている。このようにデータを構成
することにより、オプションを追加した時も、本体制御
部のソフトを変更することにより比較的容易にオプショ
ンの追加に応することができる。
ところが、共通のデータ・ラインを利用して制御を行な
わせた場合、オプション群の誤動作が比較的多いという
問題点が生じている。
わせた場合、オプション群の誤動作が比較的多いという
問題点が生じている。
ところで複写機は高圧発生装置、コロトロン等雑音発生
源となるものが多数存在するところから、このノイズに
より誤データが発生してしまうことが考えられる。複写
機とオプションとの１＝１の°〜） □ヨ、あわ＆
ｆ／（、？＄Ｃようアー、。□ヵ、え工したとしても、
オプションの制御指令の内容がある程度予想されること
から各々、誤データ時の誤動作を防止をするようにコン
トロール系を作れば、比較的その影響を小さくできるが
、複数のオプションと複写機本体を共通のデータ・ライ
ンで接続した場合には、ノイズ等によるデータの誤り発
生時に、どのオプションにどういう影響があるかを想定
してコントロール系を作成することは大変難しくなり、
品質の面でも、コストの面でも不利となる。特に、コン
トロール・アドレス・データに誤データが生ずるとシス
テムの誤動作となる。
源となるものが多数存在するところから、このノイズに
より誤データが発生してしまうことが考えられる。複写
機とオプションとの１＝１の°〜） □ヨ、あわ＆
ｆ／（、？＄Ｃようアー、。□ヵ、え工したとしても、
オプションの制御指令の内容がある程度予想されること
から各々、誤データ時の誤動作を防止をするようにコン
トロール系を作れば、比較的その影響を小さくできるが
、複数のオプションと複写機本体を共通のデータ・ライ
ンで接続した場合には、ノイズ等によるデータの誤り発
生時に、どのオプションにどういう影響があるかを想定
してコントロール系を作成することは大変難しくなり、
品質の面でも、コストの面でも不利となる。特に、コン
トロール・アドレス・データに誤データが生ずるとシス
テムの誤動作となる。
この発明は、上述のような問題点を改善するためになさ
れたものであり、複数のオプションを共通のデータ・ラ
インで接続したような複写機の制御装置において、ノイ
ズ等による誤データが発生した時に、その誤データの発
生を検知できるようにし、複写機の誤動作を防ぐことが
できるようにした複写機制御装置を提供することを目的
とする。
れたものであり、複数のオプションを共通のデータ・ラ
インで接続したような複写機の制御装置において、ノイ
ズ等による誤データが発生した時に、その誤データの発
生を検知できるようにし、複写機の誤動作を防ぐことが
できるようにした複写機制御装置を提供することを目的
とする。
〔問題点を解決するための手段および作用〕
１上述の目的を達成するため、この発明では、複
数のオプションを有する複写機制御装置において、本体
制御部にプロセッサを設けると共に、オプションに送出
すべきデータを保持する記憶部および前記プロセッサに
より制御されるパリティ発生部を設け、複写機本体から
各オプションへの送信データ群の最終データとして、チ
ェック用のコードを付加したことを特徴とする。
１上述の目的を達成するため、この発明では、複
数のオプションを有する複写機制御装置において、本体
制御部にプロセッサを設けると共に、オプションに送出
すべきデータを保持する記憶部および前記プロセッサに
より制御されるパリティ発生部を設け、複写機本体から
各オプションへの送信データ群の最終データとして、チ
ェック用のコードを付加したことを特徴とする。
これにより、複数のオプションへの送信データ中の誤り
の発生を検知し、各オプションの誤動作を未然に防止す
ることができる。
の発生を検知し、各オプションの誤動作を未然に防止す
ることができる。
以下、この発明の一実施例を第１図、第２図、第３図を
用いて説明する。
用いて説明する。
第１図（イ）は複写機本体とそのオプションを示す図で
あり、第１図（ロ）にその詳細を示す複写機本体の制御
部２から送信ライン７を通して、オプション３．４．５
．６の制御部に接続され、また受信ライン８を介して各
オプションからのデータが制御部２に送られる。オプシ
ョンは、例えば、ドキュメント・フィーダ３、ソータ４
、ディスプレイ５、ミニ・プリンタ６等である。複写機
本体の制御部２は、例えばマイクロプロセッサの如きプ
ロセッサ２１、カウンタ（ＣＮＴ）２２゜ＲＡＭ２３、
パリティ発生部２４、ブロック・チェック・キャラクタ
（Ｂ ＣＣ）レジスタ２５、送信レジスタ２６、パラレ
ル・シリアル変換部（Ｐ／Ｓ変換部）２７、送受信制御
部２８等を具備する。またこのプロセッサ２１を制御す
るためのプログラムが格納されているＲＯＭ（図示省略
）を有する。
あり、第１図（ロ）にその詳細を示す複写機本体の制御
部２から送信ライン７を通して、オプション３．４．５
．６の制御部に接続され、また受信ライン８を介して各
オプションからのデータが制御部２に送られる。オプシ
ョンは、例えば、ドキュメント・フィーダ３、ソータ４
、ディスプレイ５、ミニ・プリンタ６等である。複写機
本体の制御部２は、例えばマイクロプロセッサの如きプ
ロセッサ２１、カウンタ（ＣＮＴ）２２゜ＲＡＭ２３、
パリティ発生部２４、ブロック・チェック・キャラクタ
（Ｂ ＣＣ）レジスタ２５、送信レジスタ２６、パラレ
ル・シリアル変換部（Ｐ／Ｓ変換部）２７、送受信制御
部２８等を具備する。またこのプロセッサ２１を制御す
るためのプログラムが格納されているＲＯＭ（図示省略
）を有する。
各オプションは、複写機本体の制御部２からのデータに
もとづき動作する。
もとづき動作する。
第２図はこの制御部２より送出されるデータの例である
。データは第２図（ロ）に示すような１ブロツク・デー
タから成る。この１ブロツク・データは、コントロール
・アドレス・データ９、インターフェース・データ１０
−１〜１Ｏ−ｎ（可変長）、ブロック・チェック・キャ
ラクタ１１から構成されている。コントロール・アドレ
ス・データ９は第２図（イ）に示すように、＃Ｏ〜＃７
の８ビツトにより構成され、＃０〜＃３の４ビットを、
この１ブロツク・データのデータ長を示すビットに使用
する。＃４〜＃６の３ビツトは制御対象であるオプショ
ンを指示するデータ、即ち、アドレス・データとなる。
。データは第２図（ロ）に示すような１ブロツク・デー
タから成る。この１ブロツク・データは、コントロール
・アドレス・データ９、インターフェース・データ１０
−１〜１Ｏ−ｎ（可変長）、ブロック・チェック・キャ
ラクタ１１から構成されている。コントロール・アドレ
ス・データ９は第２図（イ）に示すように、＃Ｏ〜＃７
の８ビツトにより構成され、＃０〜＃３の４ビットを、
この１ブロツク・データのデータ長を示すビットに使用
する。＃４〜＃６の３ビツトは制御対象であるオプショ
ンを指示するデータ、即ち、アドレス・データとなる。
この実施例ではコントロール・アドレス・データ９の先
頭である＃７のビットを常に「１」として、コントロー
ル・アドレス・データの始まりを表わしている。
頭である＃７のビットを常に「１」として、コントロー
ル・アドレス・データの始まりを表わしている。
インターフェース・データ１０は、この実施例では各バ
イトの先頭の＃７のビットを常に「０」としているが、
＃０〜＃６の７ビツトに、オプション・コントロールの
ためのデータを収容する。
イトの先頭の＃７のビットを常に「０」としているが、
＃０〜＃６の７ビツトに、オプション・コントロールの
ためのデータを収容する。
このインターフェース・データは可変長でありこの可変
長のインターフェース・データを含む１ブロツクのデー
タ長がコントロール・アドレス・データ９のデータ長部
に記入される。第２図の例では、インターフェース・デ
ータ１０として全てのビットがｒＯＪであるものが示さ
れている。この；１１） 発明に従って、ブ
ロック・チェック・キャラクタ１１が１ブロツク・デー
タの最後部に追加されている。
長のインターフェース・データを含む１ブロツクのデー
タ長がコントロール・アドレス・データ９のデータ長部
に記入される。第２図の例では、インターフェース・デ
ータ１０として全てのビットがｒＯＪであるものが示さ
れている。この；１１） 発明に従って、ブ
ロック・チェック・キャラクタ１１が１ブロツク・デー
タの最後部に追加されている。
このブロック・チェック・キャラクタ１１の先頭の＃７
のビットはこの実施例では常に「０」としているが、＃
０〜＃６のビットには１ブロツク・データのチェック・
コードを入れる。即ち、コントロール・アドレス・デー
タの＃Ｏのビット、インターフェース・データの＃０の
ビットの例えば排他的論理和によりこれらのパリティコ
ードをとりブロック・チェック・キャラクタの＃０のビ
ットとする。
のビットはこの実施例では常に「０」としているが、＃
０〜＃６のビットには１ブロツク・データのチェック・
コードを入れる。即ち、コントロール・アドレス・デー
タの＃Ｏのビット、インターフェース・データの＃０の
ビットの例えば排他的論理和によりこれらのパリティコ
ードをとりブロック・チェック・キャラクタの＃０のビ
ットとする。
いま、第２図（イ）に示すようにコントロール・アドレ
ス・データがｒｌ ＯＯ１０１００Ｊ 、インターフェ
ース・データ１０−１．１Ｏ−２（ｎ＝２）がオールｒ
ＯＪの場合、コントロール・アドレス・データの＃０の
ビットが「Ｏ」、インク−フェース・データ１０−１の
＃０のビットが「Ｏ」、インターフェース・データ１０
−２の＃０のビットカ行０」であるから、これらの排他
的論理和であるブロック・チェック・キャラクタ１１
１の＃０のビットはｒＯＪとなる。同様に各デ
ータ９．１０−ｓ、１０−２の＃１のビットは「０」で
あるから、ブロック・チェック・キャラクタ１１の＃１
のビットをｒＯＪとする。以下同様に＃２、＃３、＃４
、＃５、＃６の各ビット番号対応のパリティコード（水
平パリティコード）をとりこれを、ブロック・チェック
・キャラクタ１１の各＃２、＃３、＃４、＃５、＃６の
各ビットとする。なおこの実施例の場合では、ブロック
・チェック・キャラクタ１１の＃７のビットは、コント
ロール・アドレス・データの先頭ビットを区別するため
常に「０」としている。
ス・データがｒｌ ＯＯ１０１００Ｊ 、インターフェ
ース・データ１０−１．１Ｏ−２（ｎ＝２）がオールｒ
ＯＪの場合、コントロール・アドレス・データの＃０の
ビットが「Ｏ」、インク−フェース・データ１０−１の
＃０のビットが「Ｏ」、インターフェース・データ１０
−２の＃０のビットカ行０」であるから、これらの排他
的論理和であるブロック・チェック・キャラクタ１１
１の＃０のビットはｒＯＪとなる。同様に各デ
ータ９．１０−ｓ、１０−２の＃１のビットは「０」で
あるから、ブロック・チェック・キャラクタ１１の＃１
のビットをｒＯＪとする。以下同様に＃２、＃３、＃４
、＃５、＃６の各ビット番号対応のパリティコード（水
平パリティコード）をとりこれを、ブロック・チェック
・キャラクタ１１の各＃２、＃３、＃４、＃５、＃６の
各ビットとする。なおこの実施例の場合では、ブロック
・チェック・キャラクタ１１の＃７のビットは、コント
ロール・アドレス・データの先頭ビットを区別するため
常に「０」としている。
第３図は、インターフェース・データのｎ＝２の場合の
ブロック・チェック・キャラクタ１１を得るための排他
的論理和をとる回路例である。図から明らかなように、
各ビット＃０〜＃６の排他的論理和をとり、ビット＃７
はグランド即ち「０」にしている。
ブロック・チェック・キャラクタ１１を得るための排他
的論理和をとる回路例である。図から明らかなように、
各ビット＃０〜＃６の排他的論理和をとり、ビット＃７
はグランド即ち「０」にしている。
このようにしてこの発明においては、１ブロツク・デー
タの最後尾に、データ・チェックのためのブロック・チ
ェック・キャラクタ１１を付加する。
タの最後尾に、データ・チェックのためのブロック・チ
ェック・キャラクタ１１を付加する。
次に制御部２の動作を説明する。
プロセッサ２１はまずオプションに対するインターフェ
ース・データを作成し、これをＲＡＭ２３に記入する。
ース・データを作成し、これをＲＡＭ２３に記入する。
それからこのインターフェース・データのバイト長に２
バイト（コントロール・アドレス・データ部分とブロッ
ク・チェック・キャラクタ部分）を加算して１ブロツク
・データのデータ長を算出する。このようにして算出し
たデータ長とオプションのアドレスと先頭データを「１
」にしたコントロール・アドレス・データを作成してこ
れをＲＡＭ２３に記入する。そしてカウンタ２２を前記
データ長より１バイト少ない数にセットする。
バイト（コントロール・アドレス・データ部分とブロッ
ク・チェック・キャラクタ部分）を加算して１ブロツク
・データのデータ長を算出する。このようにして算出し
たデータ長とオプションのアドレスと先頭データを「１
」にしたコントロール・アドレス・データを作成してこ
れをＲＡＭ２３に記入する。そしてカウンタ２２を前記
データ長より１バイト少ない数にセットする。
それからプロセッサ２１はＲＡＭ２３中に記入された前
記データのうち、まずコントロール・アドレス・データ
を読み出してこれを送信レジスタ２６に送出し、またパ
リティ発生部２４にも送出する。そしてカウンタ２２を
−１する。次にインターフェース・データを１バイト送
信レジスタ２６に送出し、またこれをパリティ発生部２
４にも送出する。このとき送信レジスタ２６に送出され
たデータはＰ／３変換部２７によりシリアル・データに
変換され、送受信制御部２８に伝達される。
記データのうち、まずコントロール・アドレス・データ
を読み出してこれを送信レジスタ２６に送出し、またパ
リティ発生部２４にも送出する。そしてカウンタ２２を
−１する。次にインターフェース・データを１バイト送
信レジスタ２６に送出し、またこれをパリティ発生部２
４にも送出する。このとき送信レジスタ２６に送出され
たデータはＰ／３変換部２７によりシリアル・データに
変換され、送受信制御部２８に伝達される。
このようにしてプロセッサ２１はＲＡＭ２３中に記入さ
れたコントロール・アドレス・データおよびインターフ
ェース・データを順次送信レジスタ２６およびパリティ
発生部２４に送出する。そしてカウ、ンタ２２が零にな
ったときＲＡＭ２３内に記入された送信データをすべて
読み出したことがわかるので、プロセッサ２１はそのと
きパリティ発生部２４で作成されていたブロック・チェ
ック・キャラクタをＢＣＣレジスタ２５より送信レジス
タ２６に送出させ、これをＰ／Ｓ変換部２７によりシリ
アル・データに変換し、送受信制御部２８に送出させる
。このようにして送信ライン７にシリアルな送信データ
が出力される。
れたコントロール・アドレス・データおよびインターフ
ェース・データを順次送信レジスタ２６およびパリティ
発生部２４に送出する。そしてカウ、ンタ２２が零にな
ったときＲＡＭ２３内に記入された送信データをすべて
読み出したことがわかるので、プロセッサ２１はそのと
きパリティ発生部２４で作成されていたブロック・チェ
ック・キャラクタをＢＣＣレジスタ２５より送信レジス
タ２６に送出させ、これをＰ／Ｓ変換部２７によりシリ
アル・データに変換し、送受信制御部２８に送出させる
。このようにして送信ライン７にシリアルな送信データ
が出力される。
各オプションはこの送信データのうちコントロ＋％１）
’ ７ Ｆ ’ ” ゛データＬ オ’ｒｔ ６７ Ｆ
ｋ Ｘ Ｗ分力′自アドレスの場合、そのインターフ
ェース・データに指示された制御を行うことになる。勿
論この際、ブロック・チェック・キャラクタによりその
受信データが正確か否かチェックすることになり、正し
いデータによる制御が行われるものとなる。
’ ７ Ｆ ’ ” ゛データＬ オ’ｒｔ ６７ Ｆ
ｋ Ｘ Ｗ分力′自アドレスの場合、そのインターフ
ェース・データに指示された制御を行うことになる。勿
論この際、ブロック・チェック・キャラクタによりその
受信データが正確か否かチェックすることになり、正し
いデータによる制御が行われるものとなる。
本発明によれば、複写機本体の制御部からのデータとし
て、チェック・コードとなるブロック・チェック・キャ
ラクタを付加しているので、複写機本体制御部からのデ
ータ送信時、ノイズによる誤データが発生しても、その
誤データの発生を正しく検知できる確率を上げることが
できる。特に、コントロール・アドレス・データのアド
レス部分に誤りが発生した場合には、システムの混乱が
発生するが、このような場合にも、誤データの発生を検
知できる確率が上がるので、本発明によれば誤動作の発
生を大きく抑制することができる。
て、チェック・コードとなるブロック・チェック・キャ
ラクタを付加しているので、複写機本体制御部からのデ
ータ送信時、ノイズによる誤データが発生しても、その
誤データの発生を正しく検知できる確率を上げることが
できる。特に、コントロール・アドレス・データのアド
レス部分に誤りが発生した場合には、システムの混乱が
発生するが、このような場合にも、誤データの発生を検
知できる確率が上がるので、本発明によれば誤動作の発
生を大きく抑制することができる。
図面は、この発明の一実施例を示す図で、第１図は複写
機本体とそのオプションの接続を示す図、 １
第２図は１ブロツク・データの構成を示す図、第３図は
ブロック・チェック・キャラクタを作成するための一例
を示す図である。 １−−一複写機本体 ２−・−複写機本体制御部３
− ドキュメント・フィーダ ４−ソータ５−ディスプ
レイ ６−・−ミニ・プリンタ９−・コントロール・
アドレス・データ１０−インターフェース・データ １ｍ−−ブロック・チェック・キャラクタ特許出願人
富士ゼロックス株式会社代理人弁理士 山 谷
晧 榮 第１図 （伺 （ロ） ２ρ 第２図 （／Ｉ’） （ロ）
機本体とそのオプションの接続を示す図、 １
第２図は１ブロツク・データの構成を示す図、第３図は
ブロック・チェック・キャラクタを作成するための一例
を示す図である。 １−−一複写機本体 ２−・−複写機本体制御部３
− ドキュメント・フィーダ ４−ソータ５−ディスプ
レイ ６−・−ミニ・プリンタ９−・コントロール・
アドレス・データ１０−インターフェース・データ １ｍ−−ブロック・チェック・キャラクタ特許出願人
富士ゼロックス株式会社代理人弁理士 山 谷
晧 榮 第１図 （伺 （ロ） ２ρ 第２図 （／Ｉ’） （ロ）
Claims (1)
- 複数のオプションを有する複写機制御装置において、本
体制御部にプロセッサを設けると共に、オプションに送
出すべきデータを保持しておく記憶部および前記プロセ
ッサにより制御されるパリティ発生部を設け、複写機本
体から各オプションへの送信データ群の最終データとし
てチェック用のコードを付加したことを特徴とする複写
機制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225193A JPH063640B2 (ja) | 1984-10-26 | 1984-10-26 | 複写機制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225193A JPH063640B2 (ja) | 1984-10-26 | 1984-10-26 | 複写機制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61103298A true JPS61103298A (ja) | 1986-05-21 |
| JPH063640B2 JPH063640B2 (ja) | 1994-01-12 |
Family
ID=16825425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59225193A Expired - Lifetime JPH063640B2 (ja) | 1984-10-26 | 1984-10-26 | 複写機制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063640B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138376A (en) * | 1988-07-12 | 1992-08-11 | Minolta Camera Kabushiki Kaisha | Image forming apparatus including control system provided with a master control unit and a plurality of subsidiary control units |
| US5138701A (en) * | 1988-07-12 | 1992-08-11 | Minolta Camera Kabushiki Kaisha | Data communication control system |
| US5191648A (en) * | 1988-07-11 | 1993-03-02 | Minolta Camera Kabushiki Kaisha | Image processing system |
| US5251295A (en) * | 1988-07-11 | 1993-10-05 | Minolta Camera Kabushiki Kaisha | Image processing system having slave processors for controlling standard and optional modules |
| JP2005148647A (ja) * | 2003-11-19 | 2005-06-09 | Fuji Xerox Co Ltd | 画像形成装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525291A (en) * | 1978-08-11 | 1980-02-22 | Sanyo Electric Co Ltd | Serial data transmission device |
| JPS5720049A (en) * | 1980-07-11 | 1982-02-02 | Fujitsu Ltd | Data transmission system |
-
1984
- 1984-10-26 JP JP59225193A patent/JPH063640B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525291A (en) * | 1978-08-11 | 1980-02-22 | Sanyo Electric Co Ltd | Serial data transmission device |
| JPS5720049A (en) * | 1980-07-11 | 1982-02-02 | Fujitsu Ltd | Data transmission system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191648A (en) * | 1988-07-11 | 1993-03-02 | Minolta Camera Kabushiki Kaisha | Image processing system |
| US5251295A (en) * | 1988-07-11 | 1993-10-05 | Minolta Camera Kabushiki Kaisha | Image processing system having slave processors for controlling standard and optional modules |
| US5138376A (en) * | 1988-07-12 | 1992-08-11 | Minolta Camera Kabushiki Kaisha | Image forming apparatus including control system provided with a master control unit and a plurality of subsidiary control units |
| US5138701A (en) * | 1988-07-12 | 1992-08-11 | Minolta Camera Kabushiki Kaisha | Data communication control system |
| JP2005148647A (ja) * | 2003-11-19 | 2005-06-09 | Fuji Xerox Co Ltd | 画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH063640B2 (ja) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8202507A (nl) | Kanaalkoppelketen. | |
| SE447771B (sv) | Krets for detektering av minnesskrivfel | |
| US4558428A (en) | Data transmission system adapted to facilitate detection of safe receipt of a transmitted data frame by a receiving station | |
| EP0383899B1 (en) | Failure detection for partial write operations for memories | |
| EP0174040B1 (en) | Multiprocessor computer system which includes n parallel-operating computer modules and an external apparatus, and computer module for use in such a system | |
| EP0130429B1 (en) | Failure detection apparatus | |
| US6505321B1 (en) | Fault tolerant parity generation | |
| US5671238A (en) | Method and circuitry for generating r-bit parallel CRC code for an l-bit data source | |
| US20020138789A1 (en) | Apparatus and method for error detection on source-synchronous buses | |
| JPH063640B2 (ja) | 複写機制御装置 | |
| JPH01112826A (ja) | データ伝送試験装置 | |
| US4672603A (en) | Combined analog/digital CCIS data transmitter/receiver circuit | |
| JPS61103297A (ja) | 電子複写機制御装置 | |
| US5144628A (en) | Microprogram controller in data processing apparatus | |
| EP0327309A2 (en) | Memory apparatus having error correction function | |
| EP0075423A2 (en) | Belt synchronous check system for a line printer | |
| USRE33181E (en) | Data transmission system adapted to facilitate detection of safe receipt of a transmitted data frame by a receiving station | |
| US20090150727A1 (en) | Data transmission method | |
| KR950004241B1 (ko) | 패리티 검사에 의한 데이타오류 검출장치 | |
| CN119862111A (zh) | 一种调试系统 | |
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| SU951407A1 (ru) | Устройство дл контрол блоков коррекции ошибок в пам ти | |
| JPH0644749B2 (ja) | デ−タ送受信装置 | |
| JPH01187657A (ja) | 共通バス方式 | |
| JPH03154951A (ja) | データ処理装置 |