JPS61107437A - 診断方式 - Google Patents

診断方式

Info

Publication number
JPS61107437A
JPS61107437A JP59228203A JP22820384A JPS61107437A JP S61107437 A JPS61107437 A JP S61107437A JP 59228203 A JP59228203 A JP 59228203A JP 22820384 A JP22820384 A JP 22820384A JP S61107437 A JPS61107437 A JP S61107437A
Authority
JP
Japan
Prior art keywords
processor
memory
information
control device
central control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59228203A
Other languages
English (en)
Inventor
Hiroshi Matsuyama
松山 弘
Hisao Kono
河野 久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59228203A priority Critical patent/JPS61107437A/ja
Publication of JPS61107437A publication Critical patent/JPS61107437A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御用プロセッサと情報転送用のメモリとを具
備する装置に対し、中央制御装置が適正に診断可能とす
る診断方式に関する。
例えば自動交換機の動作状態を監視する監視試験台等に
は、自動交換機から情報を収集し、表示部に可視表示す
る制御装置が設けられている。かかる制御装置は前記情
報の収集および表示部の表示制御を行う為にプロセッサ
が設けられている。
また制御装置は、自動交換機の中央制御装置から転送さ
れる情報を一旦蓄積し、プロセッサに抽出させるメモリ
と、プロセッサが中央制御装置に転送する情報を一旦蓄
積し、中央制御装置に抽出させるメモリとが設けられて
いる。
更に中央制御装置は、前記制御装置の診断を行う。
〔従来の技術〕
第2図はこの種の制御装置に対する従来ある診断方式の
一例を示す図である。
第2図においては、表示部lの表示動作を制御する二重
化された表示制御装置20および21と、該表示制御装
置20および21に各種表示情報を転送する中央制御装
置30および31とが示されている。中央制御装置30
および31は、何れか一方が現用として画表示制御装置
20および21に同一の各種表示情報を転送する。表示
制御装置20および21も、何れか一方が中央制御装置
30または31から転送された表示情報に基づき表示部
1の表示動作を制御する。
表示制御装置20および21内には、表示部1の表示動
作を始めとする表示制御装置20または21の動作全般
を制御するプロセッサ(MPU)4と、プロセッサ4の
制御動作を司るプログラムを内蔵する続出専用メモリ 
(ROM)5と、プロセッサ4が制御に使用する続出書
込メモリ (RAM)6と、プロセッサ4が表示部lに
表示信号を伝達するインタフェース部(IF)7と、中
央制御装置30または31からプロセッサ4に転送する
各種情報を一旦蓄積する送信信号メモリ (SSM)8
と、プロセッサ4が中央制御装置30または31に転送
する各種情報を一旦蓄積する受信信1      号メ
モリ (R3M)9と、時限回路(TM)10とが設け
られている0時限回路10は、予め定められた時間の経
過を監視し、該時間が経過するとプロセッサ4に時間経
過信号Tを伝達する。該時間経過信号Tを受信したプロ
セッサ4は、送信信号メモリ8および受信信号メモリ9
その他に蓄積されている諸情報を初期設定する。プロセ
ッサ4が正常に作動している場合には、時限回路10が
監視している時間より短い周期で時限回路IOを初期設
定する為、時限回路10は時間経過信号Tを出力するこ
とは無いが、プロセッサ4が異常状態となり、時限回路
10を前記周期で初期設定しなくなると、時限回路10
が時間経過信号Tを出力する。
今中央制御装置(例えば30)が表示制御装置(例えば
20)の診断を行う場合、送信信号メモI78および受
信信号メモリ9に診断情報DIを書込んだ後、送信信号
メモリ8および受信信号メモリ9に書込まれている情報
を読出し、読出した情報が凹込んだ診断情報DIと一致
すれば、送信信1゛) 号メモリ8および受信信号メモリ9は正常と診断する。
然し送信信号メモリ8および受信信号メモリ9には、表
示制御装置20内のプロセッサ4も続出しまたは書込み
の為にアクセスする為、中央制御装置30が書込んだ診
断情報DIがプロセッサ4のアクセスの為に変更される
可能性がある。
かかる場合には、中央側?Il装置30は送信信号メモ
リ8または受信信号メモリ9から読出した情報が書込ん
だ診断情報DIと一致しないことから、送信信号メモリ
8または受信信号メモリ9が障害状態にあると誤った診
断を降す。
〔発明が解決しようとする問題点〕
以上の説明から明らかな如く、従来ある診断方式におい
ては、中央制御装置30または31が表示制御装置20
または21の診断の為に、送信信号メモリ8または受信
信号メモリ9に診断情報DIを書込む場合にも、表示制
御装置20または21のプロセッサ4も送信信号メモリ
8または受信信号メモリ9にアクセス可能である為、中
央側1711装置30または31が書込んだ診断情報D
【が変更され、送信信号メモリ8または営信信号メモリ
9が障害状態にあると誤った診断が降される恐れがある
〔問題点を解決するための手段〕
前記問題点は、制御用プロセッサと情報転送用のメモリ
とを具備し、中央制御装置と前記プロセッサとの間で前
記メモリを介して情報を転送する装置において、前記装
置に前記中央制御装置が診断中であることを示す診断中
情報を蓄積するレジスタを設け、前記中央制御装置が該
レジスタに診断中情報を蓄積した後、前記プロセッサに
マスク不可能割込信号を入力した場合、該プロセッサが
前記レジスタに診断中情報が蓄積されているか否かを監
視し、該診断情報が蓄積されている間、前記メモリに対
するアクセスを停止することを特徴とする本発明により
解決される。
〔作用〕
即ち本発明によれば、中央制御装置が前記装置の診断を
行う間中、該装置内のプロセッサはメモリへのアクセス
を停止する為、中央制御装置がメモリへ書込んだ診断情
報は変更される恐れは無くなり、充分な診断が実施可能
となる。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第1図は本発明の一実施例による診断方式を示す図であ
る。なお、全図を通じて同一符号は同一対象物を示す。
第1図においては、表示制御装置20“および21゛内
には、診断を行う中央制御装置(例えば30)が診断中
であることを示す診断中情報DDを蓄積するレジスタ(
REC,)11が設けられている。
第1図において、表示制御装置(例えば20゛)の診断
を行う中央制御装置30は、表示制御装置20’内のレ
ジスター1に診断中情報DDを蓄積した後、該表示制御
装置20゛内のプロセッサ4にマスク不可能割込信号N
MIを伝達する。マスク不可能割込信号NMIを伝達さ
れたプロセッサ4は、時限回路10を初期設定する周期
毎にレジスタ11を監視し、診断中情報DDが蓄積され
+1 ていることを検出すると時限回路IOを初期設定するが
、送信信号メモリ8および受信信号メモリ9へのアクセ
スその他の処理は一切停止する。その結果中央制御装置
30が送信信号メモリ8或いは受信信号メモリ9の診断
の為に診断情報DIを書込んでも、プロセッサ4が診断
情報DIを変更する恐れは無く、送信信号メモリ8或い
は受信信号メモリ9が正常である限り、中央制御装置3
0が続出した情報は診断情報D1と変わらない。診断を
終えた中央制御装置30がレジスタ11に蓄積した診断
中情報DDを除去すると、プロセ、す4が次にレジスタ
11を監視した際に診断中情報DDが蓄積されていない
ことを検出し、時限回路lOの初期設定を中止する。そ
の結果時限回路10は前述の如く予め定められた時間の
経過を監視し、該時間が経過するとプロセッサ4に時間
経過信号Tを伝達する。該時間経過信号Tを受信したプ
ロセッサ4は、送信信号メモリ8および受信信号メモリ
9その他に蓄積されている諸情報を初期設定する。表示
制御装置20゛の正常性を確認した中央制御装置30は
表示制御装置20’内に現     1ゝ用として稼動
中の表示制御装置21゛が保持する各種情報を複写して
送信信号メモリ8および受信信号メモリ9その他に蓄積
し、表示制御装置21“と同一状態に設定する。
以上の説明から明らかな如く、本実施例によれば、中央
制御装置30は診断に先立ち診断対象となる表示制御装
置20“内のレジスタ11に診断中情報DDを蓄積した
後、プロセッサ4にマスク不可能割込信号NMIを入力
する。かかる状態ではプロセッサ4は送信信号メモリ8
および受信信号メモリ9へのアクセスを停止する為、中
央制御装置30は送信信号メモリ8および受信信号メモ
リ9に対する診断情報DIの書込みおよび読出しに何等
影響を被ること無く、確実な診断が可能となる。
なお、第1図はあく迄本発明の一実施例に過ぎず、例え
ば表示制御装置20゛および21′の構成は図示される
ものに限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変わらない。ま
た診断は中央制御装置30から表示制御装置20°に対
して行われるものに限定されることは無く、他に幾多の
組合せが考慮されるが、何れの場合にも本発明の効果は
変わらない。更に本発明の対象は、表示部1の表示制御
を行う表示制御装置20’および21°に限定されるこ
とは無く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。
〔発明の効果〕
以上、本発明によれば、中央制御装置が前記装置の診断
を行う間中、該装置内のプロセッサはメモリへのアクセ
スを停止する為、中央制御装置がメモリへ当込んだ診断
情報は変更される恐れは無くなり、充分な診断が実施可
能となる。
【図面の簡単な説明】
第1図は本発明の一実施例による診断方式を示す図、第
2図はこの種のルIJ 31rI装置に対する従来ある
診断方式の一例を示す図である。 図において、1は表示部、2o、21.20’および2
1°は表示制御装置、3oおよび31は中央制御装置、
4はプロセ・7す(MPU) 、5は読出専用メモリ 
(ROM) 、6は続出書込メモリ(RAM) 、7は
インタフェース部(I F) 、8は送信信号メモリ 
(SSM) 、9は受信信号メモリ (R3M) 、1
0は時限回路(TM)、11はレジスタ(REG) 、
DDは診断中情報、DIは診断情報、NM[はマスク不
可能割込信号、Tは時間経過信号、を示す。 %Im

Claims (1)

    【特許請求の範囲】
  1. 制御用プロセッサと情報転送用のメモリとを具備し、中
    央制御装置と前記プロセッサとの間で前記メモリを介し
    て情報を転送する装置において、前記装置に前記中央制
    御装置が診断中であることを示す診断中情報を蓄積する
    レジスタを設け、前記中央制御装置が該レジスタに診断
    中情報を蓄積した後、前記プロセッサにマスク不可能割
    込信号を入力した場合、該プロセッサが前記レジスタに
    診断中情報が蓄積されているか否かを監視し、該診断情
    報が蓄積されている間、前記メモリに対するアクセスを
    停止することを特徴とする診断方式。
JP59228203A 1984-10-30 1984-10-30 診断方式 Pending JPS61107437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59228203A JPS61107437A (ja) 1984-10-30 1984-10-30 診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59228203A JPS61107437A (ja) 1984-10-30 1984-10-30 診断方式

Publications (1)

Publication Number Publication Date
JPS61107437A true JPS61107437A (ja) 1986-05-26

Family

ID=16872810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59228203A Pending JPS61107437A (ja) 1984-10-30 1984-10-30 診断方式

Country Status (1)

Country Link
JP (1) JPS61107437A (ja)

Similar Documents

Publication Publication Date Title
JP2996440B2 (ja) データ処理システムの診断方式
JPS60144851A (ja) チヤネル制御装置
CN114579392A (zh) 用于写事务的axi总线监视器
JPS62271153A (ja) 共通バス構造における診断方式
JP3230798B2 (ja) 冗長システム
JPH02205956A (ja) マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置
JPH11120154A (ja) コンピュータシステムにおけるアクセス制御装置および方法
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JP3080150B2 (ja) 汎用インタフェース制御装置及び汎用インタフェース制御方法
JPS5949619B2 (ja) 2重化中央処理システムにおける障害診断方式
JP2639927B2 (ja) データ処理システムにおける制御装置の試験方法
JPS5918741B2 (ja) 自動診断方式
JPH0512144A (ja) I/oモジユール診断方式
JP6992295B2 (ja) 電子装置
JPS634210B2 (ja)
JPS6218067B2 (ja)
JPH03292540A (ja) 計算機異常診断装置
JP3190694B2 (ja) ローカルメモリの診断方式
JP2896206B2 (ja) 多重化メモリ装置のオンライン診断方式
JPH03100736A (ja) パトロール診断装置
JPS63282852A (ja) 2重化処理システムにおける予備系診断方式
JPS597971B2 (ja) 入出力装置の制御方式
JPH0399337A (ja) データ処理ユニットの診断方法、データ処理ユニット、データ処理システム
JPS58107932A (ja) 共通バス障害チエツク方式
JPS5911927B2 (ja) アドレス障害処理方式