JPS61107584A - クロツク生成回路 - Google Patents
クロツク生成回路Info
- Publication number
- JPS61107584A JPS61107584A JP22774684A JP22774684A JPS61107584A JP S61107584 A JPS61107584 A JP S61107584A JP 22774684 A JP22774684 A JP 22774684A JP 22774684 A JP22774684 A JP 22774684A JP S61107584 A JPS61107584 A JP S61107584A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- sampling
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＰＣＭ記録装置に係り、特に記録時における
標本化周波数と回転数の生成及びデータの記録のための
クロックパルスの生成に好適なりロック生成回路に関す
る。
標本化周波数と回転数の生成及びデータの記録のための
クロックパルスの生成に好適なりロック生成回路に関す
る。
従来、複数の標本化周波数によるディジタル信号の記録
方法としては、周波数の異なる基本タロツク発生回路を
複数個使用し、標本化周波数に対応して基本クロック発
生回路より出方される基本クロックの周波数を選択し、
この基本クロックまたはその分周出力を基準として回転
数を制御し、標本化周波数によらずに記録密度を一定と
する信号を出方する１＆が知られている （特開昭５５
−１５３１５９号公報）。
方法としては、周波数の異なる基本タロツク発生回路を
複数個使用し、標本化周波数に対応して基本クロック発
生回路より出方される基本クロックの周波数を選択し、
この基本クロックまたはその分周出力を基準として回転
数を制御し、標本化周波数によらずに記録密度を一定と
する信号を出方する１＆が知られている （特開昭５５
−１５３１５９号公報）。
しかし、異なる標本化周波数と同数の基本タａヤク発生
回路を使用しなければならず、また、記録密度を一定と
するため、標本化周波数に対１、色して回転数を変えな
ければならないという問題があった。
回路を使用しなければならず、また、記録密度を一定と
するため、標本化周波数に対１、色して回転数を変えな
ければならないという問題があった。
本発明の目的は、ディジタルダビング用の複数の標本化
周波数と、アナログデータ記録用の標本化周波数との生
成と、それぞれの場合における回転数と、データを記録
するためのクロ９クパルスの生成とを行うクロック発生
回路を提供することにある。
周波数と、アナログデータ記録用の標本化周波数との生
成と、それぞれの場合における回転数と、データを記録
するためのクロ９クパルスの生成とを行うクロック発生
回路を提供することにある。
本発明は、上記目的を達成するために、ＰＬＬ回路を１
つだけとし、また、そのＶＣＯの原発振周波数を一定と
したまま、ディジタルダビング時にはＰＬＬ回路の入力
を外部入力とし、ＰＬＬ回路の出力を複数の周波数に分
周し、その分周出力を切換えることにより、外部から入
力される異った標本化信号に対応した標本化周波数を生
成し、アナログデータの儂本化時にはＰＬＬ回路の入力
を水晶発振回路の出方側として標本化周波数を生成し、
また、それぞれの場合において標本化周波数の変化に関
係しない回転数の生成と、データの記録密度を一定とす
るためのクロックパルスを水晶発振回路とより生成する
ことを特徴とする。
つだけとし、また、そのＶＣＯの原発振周波数を一定と
したまま、ディジタルダビング時にはＰＬＬ回路の入力
を外部入力とし、ＰＬＬ回路の出力を複数の周波数に分
周し、その分周出力を切換えることにより、外部から入
力される異った標本化信号に対応した標本化周波数を生
成し、アナログデータの儂本化時にはＰＬＬ回路の入力
を水晶発振回路の出方側として標本化周波数を生成し、
また、それぞれの場合において標本化周波数の変化に関
係しない回転数の生成と、データの記録密度を一定とす
るためのクロックパルスを水晶発振回路とより生成する
ことを特徴とする。
以下本発明の一実施例を第１図により説明する。
第１図は回路構成図であり、１は原発振回路で例えば水
晶発振回路で発振周波数は例えば。
晶発振回路で発振周波数は例えば。
９．４０８ＭＨｚ 、２ ｔＸ分周回路で例えば分局比
１９６゜１１はＰＬＬ信号切換回路、１５はＰＬＬ入力
信号端子、２３はＰＬＬ入力信号、３はＰＬＬ回路、２
５はＰＬＬ出力、４は分周回路で例えば分局比２．５は
分周回路で例えば分局比４４１ 、６は分周回路で例え
ば分局比１６０ 、７は分周回路で例えば分周比１４７
、８は分周回路で例えば分周比１４４０．９は分局比
で例えば分局比２．１０は分周回路で例えば分局比２，
１２は切換回路、１６は標本化周波数Ｉ出力端子で例え
ば標本化周波数３２ＫＨ２，１７は標本化周波数■出力
端子で例えば標本化周波数４４．１ＫＨ２、１Ｂは標本
化周波数夏出力端子で例えば標本化周波数４８ＫＨ２，
１９は回転数■出力端子で例えば回転数３５．λＨ２，
２０は回転数■出力端子で例えば回転数１ｔａ）ｌｚで
ある。
１９６゜１１はＰＬＬ信号切換回路、１５はＰＬＬ入力
信号端子、２３はＰＬＬ入力信号、３はＰＬＬ回路、２
５はＰＬＬ出力、４は分周回路で例えば分局比２．５は
分周回路で例えば分局比４４１ 、６は分周回路で例え
ば分局比１６０ 、７は分周回路で例えば分周比１４７
、８は分周回路で例えば分周比１４４０．９は分局比
で例えば分局比２．１０は分周回路で例えば分局比２，
１２は切換回路、１６は標本化周波数Ｉ出力端子で例え
ば標本化周波数３２ＫＨ２，１７は標本化周波数■出力
端子で例えば標本化周波数４４．１ＫＨ２、１Ｂは標本
化周波数夏出力端子で例えば標本化周波数４８ＫＨ２，
１９は回転数■出力端子で例えば回転数３５．λＨ２，
２０は回転数■出力端子で例えば回転数１ｔａ）ｌｚで
ある。
以下、動作に従って説明する。
まずアナログデータの記録の場合は原発振回路１０周波
数を基準にして標本化周波数を生成する。これには、Ｐ
ＬＬ信号切換回路１１によりＰＬＬ入力信号２３として
、分周回路２で分周された原発振回路１の信号を選択す
る。この周波数は例えば４８ＫＨｚである。ＰＬＬ回路
３では、このＰＬＬ入力信号２Ｓに同期した信号を生成
する。こ（７）ＰＬＬ出力２５ノ周波数は例えば１４．
１１２ＭＨＺテある。ＰＬＬ出力２５は分周回路５で分
周する。この分周出力２７０周波数は例えば５２ＫＨ１
である。同時にＰＬＬ出力２５を分周回路４で分周する
。この分周出力２６の周波数は例えば７． Ｑ ５６■
ｈである。
数を基準にして標本化周波数を生成する。これには、Ｐ
ＬＬ信号切換回路１１によりＰＬＬ入力信号２３として
、分周回路２で分周された原発振回路１の信号を選択す
る。この周波数は例えば４８ＫＨｚである。ＰＬＬ回路
３では、このＰＬＬ入力信号２Ｓに同期した信号を生成
する。こ（７）ＰＬＬ出力２５ノ周波数は例えば１４．
１１２ＭＨＺテある。ＰＬＬ出力２５は分周回路５で分
周する。この分周出力２７０周波数は例えば５２ＫＨ１
である。同時にＰＬＬ出力２５を分周回路４で分周する
。この分周出力２６の周波数は例えば７． Ｑ ５６■
ｈである。
さらにこの分周出力２６を分周回路６で分周する。
この分周出力２８の周波数は例えばａ ４１ＫＨｚであ
る。同時に分周出力２２を分周回路７で分周する。
る。同時に分周出力２２を分周回路７で分周する。
この分周出力２９の周波数は例えば４８ＫＨｚである。
この分周出力２９は切換回路１２で選択されＰＬＬ入力
信号２４となる。さらに分周出力２９は、分周回路８で
分周する。この分周出力５０の周波数は例えば３０Ｈｚ
である。さらにこの分周出力５０は分周回路９で分周す
る。この分周出力６１０周波数は例えば１＆６Ｈｚであ
る。
信号２４となる。さらに分周出力２９は、分周回路８で
分周する。この分周出力５０の周波数は例えば３０Ｈｚ
である。さらにこの分周出力５０は分周回路９で分周す
る。この分周出力６１０周波数は例えば１＆６Ｈｚであ
る。
次に、ディジタルダビング時について説明する。
ディジタルダビングの場合、信号源の標本化信号をＰＬ
Ｌ入力端子１３ｉ／ｃ接続する。ＰＬＬ信号切換回路１
１は該ＰＬＬ入力信号端子１５からの信号を選択する。
Ｌ入力端子１３ｉ／ｃ接続する。ＰＬＬ信号切換回路１
１は該ＰＬＬ入力信号端子１５からの信号を選択する。
さらに切換回路１２では、大刀信号端子１５からの標本
化信号により選択する。例えば、標本化周波数がａａＫ
Ｈｚの場合は、分周回路７の分局出力２９を選択する。
化信号により選択する。例えば、標本化周波数がａａＫ
Ｈｚの場合は、分周回路７の分局出力２９を選択する。
この結果、標本化周波数Ｉ出方端子１８には、信号源の
標本化信号に同期したａｓＫＨｚの信号が出力される。
標本化信号に同期したａｓＫＨｚの信号が出力される。
次に％標本化周波数が４４．１ＫＨｚの場合には、分周
回路６０分局出方２Ｂを切換回路１２で選択する。
回路６０分局出方２Ｂを切換回路１２で選択する。
この結果、標本化周波数■出方端子１７には、信号源の
標本化信号に同期した４４．１ＫＨ２の信号が出力され
る。
標本化信号に同期した４４．１ＫＨ２の信号が出力され
る。
次に、標本化周波数が３２ＫＨｚの場合には、分周回路
５０分局出方２７を切換回路１２で選択する。
５０分局出方２７を切換回路１２で選択する。
この結果、標本化周波数■出方端子１６には、信号源の
標本化信号に同期した５ ２ ＫＨｚの信号が出力され
る。
標本化信号に同期した５ ２ ＫＨｚの信号が出力され
る。
さらに、標本化周波数が４８ＫＨｚまたは４４．１ＫＨ
ｚの場合には、回転数Ｉ出方端子１９において信号源の
標本化周波数に対応した３３．３Ｈｚの信号が出力され
る。
ｚの場合には、回転数Ｉ出方端子１９において信号源の
標本化周波数に対応した３３．３Ｈｚの信号が出力され
る。
また、標本化周波数が３２ＫＨｚの場合において、例え
ば音声信号が２チヤネルである場合、回転数■出力端子
２０には信号源の標本化周波数に対応した１＆ａＨｚの
信号が出方される。さらに標本化周波数が３２ＫＨ２に
おいて、例えば音声信号が４チヤネルで同時標本化を行
う場合には、回転数１出力端子１９には信号源の標本化
周波数に対応した５ｉＨｚの信号が出力される。
ば音声信号が２チヤネルである場合、回転数■出力端子
２０には信号源の標本化周波数に対応した１＆ａＨｚの
信号が出方される。さらに標本化周波数が３２ＫＨ２に
おいて、例えば音声信号が４チヤネルで同時標本化を行
う場合には、回転数１出力端子１９には信号源の標本化
周波数に対応した５ｉＨｚの信号が出力される。
以上の如く標本化周波数がいずれの場合もＰＬＬ ５（
７） 出力０４子２５０周波数ハ１ ａ、１１２ＫＨｚ
テする。
７） 出力０４子２５０周波数ハ１ ａ、１１２ＫＨｚ
テする。
次に、標本化周波数が３２ＫＨｚにおいて、例えば音声
信号が４チヤネルで交互標本化を行う場合において別の
実施例により説明する。
信号が４チヤネルで交互標本化を行う場合において別の
実施例により説明する。
第２図において、ＰＬＬ出力２５を例えば２８．２２４
ＭＨｚ。
ＭＨｚ。
分周回路４の分周比を例えば４１分周回路３２の分周比
を例えば２とする。
を例えば２とする。
この結果、標本化周波数Ｉ出力端子１６には信号源の標
本化信号に同期した６４ＫＨ１の信号が出力される。そ
の他の場合においては、前述の実施例と同様の出力信号
を得ることができる。
本化信号に同期した６４ＫＨ１の信号が出力される。そ
の他の場合においては、前述の実施例と同様の出力信号
を得ることができる。
以上の如く、標本化周波数が３２ＫＨｚ 、 ４４．１
ＫＨｚおよびａ ８ ｆＧ（ｚのそれぞれの場合にも所
定の分周比を持つ分周回路を切り換えることにより該入
力標本化周波数に応じた回転数制御パルスを含むクロッ
クを生成することができる。
ＫＨｚおよびａ ８ ｆＧ（ｚのそれぞれの場合にも所
定の分周比を持つ分周回路を切り換えることにより該入
力標本化周波数に応じた回転数制御パルスを含むクロッ
クを生成することができる。
さらにこの場合、構成するＰＬＬのｖＣＯの原発振周波
数が等しく出来る利点がある。
数が等しく出来る利点がある。
次に、データの記録方式において、標本化周波数によら
ずに磁気テープ上の記録密度を一定とするためのクロッ
クパルスを生成する方式について別の実施例により更に
詳細に説明する。
ずに磁気テープ上の記録密度を一定とするためのクロッ
クパルスを生成する方式について別の実施例により更に
詳細に説明する。
複数の標本化周波数を使用する場合で、ディジタルダビ
ング等を行なう場合、通常信号源の周波数も高精度であ
ることから、上記磁気テープ上の記録密度を一定とする
ためのクロ、りと標本化周波数または回転数制御パルス
とは必ずしも＝致させる必要はなく、従って各々独立の
発振回路からそれぞれのクロックパルスを生成する方式
が考えられる。
ング等を行なう場合、通常信号源の周波数も高精度であ
ることから、上記磁気テープ上の記録密度を一定とする
ためのクロ、りと標本化周波数または回転数制御パルス
とは必ずしも＝致させる必要はなく、従って各々独立の
発振回路からそれぞれのクロックパルスを生成する方式
が考えられる。
第１図によりその方式を説明する。
１は水晶発振回路、１０は分周回路で分周比２゜１３は
クロックパルス■出力端子、１４はクロックパルス■出
力端子である。水晶発振回路１より出力される発振周波
数２１は例えば９．４０ ａＭＨｚとする。
クロックパルス■出力端子、１４はクロックパルス■出
力端子である。水晶発振回路１より出力される発振周波
数２１は例えば９．４０ ａＭＨｚとする。
ここで、ＰＬＬ入力信号端子１５より入力される標本化
信号の周波数を例えば４８ＫＨｚ、回転数Ｉ出力端子１
９より出力される回転数を例えば３ＳＡＨｚとした場合
、クロックパルスはクロックパルス■出力端子１３の出
力で例えば９．４０８ＭＨｚである。
信号の周波数を例えば４８ＫＨｚ、回転数Ｉ出力端子１
９より出力される回転数を例えば３ＳＡＨｚとした場合
、クロックパルスはクロックパルス■出力端子１３の出
力で例えば９．４０８ＭＨｚである。
次に、ＰＬＬ入力信号端子１５より入力される標本化信
号の周波数を例えば、ａ４．１ＫＨｚ 、回転数■出力
端子１９より出力される回転数を例えばｓｒＨｚとした
場合、回転数が標本化周波数に対応せず一定であるため
、クロックレートはクロ、クパルス■出力端子１５の出
力で例えば９ａｏｓＭＨｚ とすることにより一足の記
録密度とすることができる。
号の周波数を例えば、ａ４．１ＫＨｚ 、回転数■出力
端子１９より出力される回転数を例えばｓｒＨｚとした
場合、回転数が標本化周波数に対応せず一定であるため
、クロックレートはクロ、クパルス■出力端子１５の出
力で例えば９ａｏｓＭＨｚ とすることにより一足の記
録密度とすることができる。
ここで、ＰＬＬ入力信号端子１５より入力される標本化
信号が例えば４８ ＫＨｚの場合のデータの量子化ビッ
ト数を例えば１６ビツト、また、同標本化信号の周波数
が例えば４４．１ＫＨｚの場合のデータの量子化ビット
数を例えば１６ビツト、また、゛同標本化信号の周波数
が例えば３２ＫＨｚの場合のデータの量子化ビット数を
例えば１２ビツトとする。同標本化信号の周波数が３２
ＫＨｚの場合において例えば音声信号が４チヤネルの場
合と、同標本化信号の周波数が４８ＫＨｚの場合におい
て例えば音声信号が２チヤネルである場合との情報量の
比較を行うと ３２（ｆＧ（Ｚ）Ｘ４（チャネ＃）Ｘ１２（ビット）
： ４８ （ｆＧ（Ｚ）Ｘ２ Ｃｆヤネル）Ｘ１６（ビ
ット）＝１：１ となるため、同標本化信号の周波数が３２ＫＨｚ。
信号が例えば４８ ＫＨｚの場合のデータの量子化ビッ
ト数を例えば１６ビツト、また、同標本化信号の周波数
が例えば４４．１ＫＨｚの場合のデータの量子化ビット
数を例えば１６ビツト、また、゛同標本化信号の周波数
が例えば３２ＫＨｚの場合のデータの量子化ビット数を
例えば１２ビツトとする。同標本化信号の周波数が３２
ＫＨｚの場合において例えば音声信号が４チヤネルの場
合と、同標本化信号の周波数が４８ＫＨｚの場合におい
て例えば音声信号が２チヤネルである場合との情報量の
比較を行うと ３２（ｆＧ（Ｚ）Ｘ４（チャネ＃）Ｘ１２（ビット）
： ４８ （ｆＧ（Ｚ）Ｘ２ Ｃｆヤネル）Ｘ１６（ビ
ット）＝１：１ となるため、同標本化信号の周波数が３２ＫＨｚ。
音声信号が４チヤネルの場合において、回転数１出力端
子１９の出力を例えば３五二Ｈｚ、クロックパルスＩ出
力端子１３の出力を例えば９．４０８ＭＨ２とすると記
録密度を一定とすることができる。
子１９の出力を例えば３五二Ｈｚ、クロックパルスＩ出
力端子１３の出力を例えば９．４０８ＭＨ２とすると記
録密度を一定とすることができる。
また、同標本化信号の周波数が３２ＫＨｚ、音声信号が
２チヤネルの場合においては、情報量が１／２となるた
め、回転数■出力端子２ｏの出力を例えば１６．６Ｈ２
，クロックパルス■出方端子１４の出力を例えば４．７
０４ ＭＨｚ、とすると記録密度を一定とすることがで
きる。
２チヤネルの場合においては、情報量が１／２となるた
め、回転数■出力端子２ｏの出力を例えば１６．６Ｈ２
，クロックパルス■出方端子１４の出力を例えば４．７
０４ ＭＨｚ、とすると記録密度を一定とすることがで
きる。
以上の如く記録密度を一定にするという上では、クロラ
ダレートは標本化周波数に対応させずに水晶全掻回路で
生成ゴることかできる。
ダレートは標本化周波数に対応させずに水晶全掻回路で
生成ゴることかできる。
次に、標本化周波数に対応した回転数及び記録のための
クロックパルスを生成し記録密度を一定とする方式につ
いて、別の実施例により説明する。
クロックパルスを生成し記録密度を一定とする方式につ
いて、別の実施例により説明する。
第３図は、標本化周波数に対応した回転数及び記録のた
めのクロックパルスを生成する回路を示したものである
。第３図において、２３はＰＬＬ入力信号、６４はＰＬ
Ｌ回路、３５は分周回路で例えば分周比１９６．３６は
分周回路で例えば分局比２，３７は分周回路で例えば分
局比２９４．５８は分周回路で例えば分周比１４４０．
３９は分周回路で例えば分周比２，４０はＰＬＬ信号切
換回路、４１はクロックパルス■出力端子、４２はクロ
ックパル■出力端子、４３は回転数Ｉ出力端子、４４は
回転数■出力端子である。
めのクロックパルスを生成する回路を示したものである
。第３図において、２３はＰＬＬ入力信号、６４はＰＬ
Ｌ回路、３５は分周回路で例えば分周比１９６．３６は
分周回路で例えば分局比２，３７は分周回路で例えば分
局比２９４．５８は分周回路で例えば分周比１４４０．
３９は分周回路で例えば分周比２，４０はＰＬＬ信号切
換回路、４１はクロックパルス■出力端子、４２はクロ
ックパル■出力端子、４３は回転数Ｉ出力端子、４４は
回転数■出力端子である。
以下動作に従って説明する。
標本化周波数を例えば４８ ＫＨｚとした場合、ＰＬＬ
入力信号２３の周波数は例えば４８ ＫＨｚである。
入力信号２３の周波数は例えば４８ ＫＨｚである。
ＰＬＬ出力４５ハ例えばｑ、ａｏａＭＨｚである。この
ＰＬＬ出力４５０周波数は分周回路３５で分周する。こ
の分周出力４６０周波数は例えば４８ＫＨｚである。同
時にＰＬＬ出力４５は分周回路３６で分周する。この分
周出力５００周波数は例えば４．７０４ＭＨ２である。
ＰＬＬ出力４５０周波数は分周回路３５で分周する。こ
の分周出力４６０周波数は例えば４８ＫＨｚである。同
時にＰＬＬ出力４５は分周回路３６で分周する。この分
周出力５００周波数は例えば４．７０４ＭＨ２である。
同時にＰＬＬ出力４５は分周回路３７で分周する。分周
出力４６はＰＬＬ＠号切換回路４０で選択されＰＬＬ信
号４８となる。さらに分局出力４６は分周回路３Ｂで分
周する。この分周出力４９の周波数は例えば３五５Ｈｚ
である。さらに分局出力４９は分周回路３９で分周する
。この分周出力５１０周波数は例えば１６．６Ｈｚであ
る。
出力４６はＰＬＬ＠号切換回路４０で選択されＰＬＬ信
号４８となる。さらに分局出力４６は分周回路３Ｂで分
周する。この分周出力４９の周波数は例えば３五５Ｈｚ
である。さらに分局出力４９は分周回路３９で分周する
。この分周出力５１０周波数は例えば１６．６Ｈｚであ
る。
この結果、クロックパルスＩ出力端子４１には標本化周
波数４８ＫＨ！に同期した９、４０８ＭＨｚの信号が出
力され、回転数Ｉ出力端子４３には同標本化周波数に同
期した３３．５ ＭＨｚの信号が出力される。
波数４８ＫＨ！に同期した９、４０８ＭＨｚの信号が出
力され、回転数Ｉ出力端子４３には同標本化周波数に同
期した３３．５ ＭＨｚの信号が出力される。
次に、標本化周波数を例えば３２ＫＨ２，音声信号を例
えば４チヤネルとした場合には、分周回路３７の分周出
力４７をＰＬＬ入力信号切換回路４ｏで選択する。
えば４チヤネルとした場合には、分周回路３７の分周出
力４７をＰＬＬ入力信号切換回路４ｏで選択する。
この結果、クロックパルスＩ出力端子４１には標本化周
波数！＋２ＫＨｚに同期した９、４０８ＭＨｚが出力さ
れ、回転数■出力端子４３には同標本化周波数に同期し
た３ｓ、ｉＭＨｚの信号が出力される。
波数！＋２ＫＨｚに同期した９、４０８ＭＨｚが出力さ
れ、回転数■出力端子４３には同標本化周波数に同期し
た３ｓ、ｉＭＨｚの信号が出力される。
次に、標本化周波数を例えば３２ＫＨ２，音声信号を例
えば２チヤネルとした場合には、分周回路３７の分周出
力４７をＰＬＬ入力信号切換回路４ｏで選択する。
えば２チヤネルとした場合には、分周回路３７の分周出
力４７をＰＬＬ入力信号切換回路４ｏで選択する。
この結果、クロックパルス■出力端子４２には標本化周
波数５２ＫＨｚに同期した４、７０４ＭＨ２が出力され
、回転数■出力端子４４には同標本化周波数に同期した
１６．６Ｈｚが出力される。
波数５２ＫＨｚに同期した４、７０４ＭＨ２が出力され
、回転数■出力端子４４には同標本化周波数に同期した
１６．６Ｈｚが出力される。
次に、標本化周波数を例えば４４．ｌＫＨ２，ＰＬＬ出
力４５を例えばａ６ａ ３６ＭＨ２とした場合、分周回
路３５の分周出力４６をＰＬＬ入力信号切換回路４ｏで
選択する。
力４５を例えばａ６ａ ３６ＭＨ２とした場合、分周回
路３５の分周出力４６をＰＬＬ入力信号切換回路４ｏで
選択する。
この緒条、クロックパルスＩ出力端子４１には標本化周
波数４４．１ＫＨｚに同期した８、６ ａ ｓ ６ＭＨ
ｚが出力され、回転数Ｉ出力端子４３には同標本化周波
数に同期した３１６２５Ｈｚが出力される。
波数４４．１ＫＨｚに同期した８、６ ａ ｓ ６ＭＨ
ｚが出力され、回転数Ｉ出力端子４３には同標本化周波
数に同期した３１６２５Ｈｚが出力される。
記録密度を一定とする方式において、別の実施例により
説明する。
説明する。
例えば記録密度を一定とする方式においては、回転ヘッ
ドの径およびテープの巻き付は角を変える事により様々
な形態が考えられる。そこで、この場合の記録のだめの
クロックパルスは上記回転ヘッド径に応じて考える必要
がある。
ドの径およびテープの巻き付は角を変える事により様々
な形態が考えられる。そこで、この場合の記録のだめの
クロックパルスは上記回転ヘッド径に応じて考える必要
がある。
以下、第４図により説明する。
５２は回転シリンダ、５３は磁気テープ、５４及び５５
はガイドボスト、５６は回転ヘッド、５７は回転ヘッド
径Ｒ１５８は磁気テープの巻き付は角θである。例えば
記録波長α６７μｍとするシステムにおいては、例えば
回転ヘッド径Ｒ５８を５０ｍｍ 。
はガイドボスト、５６は回転ヘッド、５７は回転ヘッド
径Ｒ１５８は磁気テープの巻き付は角θである。例えば
記録波長α６７μｍとするシステムにおいては、例えば
回転ヘッド径Ｒ５８を５０ｍｍ 。
例えば磁気テープの巻き付は角０５８を９０’とした場
合のクロックパルスの周波数を例えば９．４０８ＭＨｚ
とする。例えば同径Ｒ５７をＲ′とした場合には、磁気
テープの巻き付は角０５Ｂは、”９０Ｘ３０／Ｒ’なる
値とする必要がある。
合のクロックパルスの周波数を例えば９．４０８ＭＨｚ
とする。例えば同径Ｒ５７をＲ′とした場合には、磁気
テープの巻き付は角０５Ｂは、”９０Ｘ３０／Ｒ’なる
値とする必要がある。
また、同クロックパルスの周波数は、’９．４０８ＸＲ
／４０なる値とする必要がある。
／４０なる値とする必要がある。
以上の如く、磁気テープ上の記録密度を一定とするため
のクロックパルスの周期は、回転へ、ド径Ｒによって変
わる。
のクロックパルスの周期は、回転へ、ド径Ｒによって変
わる。
したがって、例えば標本化周波数の贅数倍となっていな
いような場合には、該クロックパルス用発振回路と、標
本化周波数および回転へり１″ ド回転数制御パルスを生成するための発振回路を独立さ
せる必要がある。
いような場合には、該クロックパルス用発振回路と、標
本化周波数および回転へり１″ ド回転数制御パルスを生成するための発振回路を独立さ
せる必要がある。
次に、アナログ信号の記録の場合において、＠１図の水
晶発振回路１とＰＬＬ回路３とを独立させる方式につい
て、別の実施例により説明する。
晶発振回路１とＰＬＬ回路３とを独立させる方式につい
て、別の実施例により説明する。
この場合、ＰＬＬ回路３の構成を第５図のようなものと
する。第５図において、１５は標本化信号入力端子、５
９は位相比較回路、６０はローパスフィルタ、６２は■
Ｃ０１６１は基準電圧源、６３は切換回路、２５はＰＬ
Ｌ出力である。ディジタルダビングの場合は、切換回路
６３においてローパスフィルタの出力信号２１を選択す
ることにより、標本化信号に同期した標本化周波数及び
回転数を生成できる。
する。第５図において、１５は標本化信号入力端子、５
９は位相比較回路、６０はローパスフィルタ、６２は■
Ｃ０１６１は基準電圧源、６３は切換回路、２５はＰＬ
Ｌ出力である。ディジタルダビングの場合は、切換回路
６３においてローパスフィルタの出力信号２１を選択す
ることにより、標本化信号に同期した標本化周波数及び
回転数を生成できる。
次に、アナログ信号の記録の場合、切換回路６３におい
て基準電圧源６１の出力６５を選択することＫより、Ｖ
ＣＯ６２を制御し、所定の標本化周波数に対応したクロ
ックを発生するようにしたものである。
て基準電圧源６１の出力６５を選択することＫより、Ｖ
ＣＯ６２を制御し、所定の標本化周波数に対応したクロ
ックを発生するようにしたものである。
ここで、さらに■ＯＣとして、発振周波数の制御できる
水晶発掘回路を用いることにより、安定した全損が可能
となる。
水晶発掘回路を用いることにより、安定した全損が可能
となる。
さらに、ディジタルダビング時において、信号源の標本
化周波数源がない場合、該ＰＬＬ入力端子１５からの信
号として、ＰＣＭ信号を入力する。
化周波数源がない場合、該ＰＬＬ入力端子１５からの信
号として、ＰＣＭ信号を入力する。
ここでＰＣＭ信号としては、極性の反転回数の最も多い
ＬＳＢビットが有効である。
ＬＳＢビットが有効である。
前述のように、ＰＬＬ回路と外部入力の標本化信号に対
応した分周回路を組合せることにより、ディジタルダビ
ングにおいて、異った標本化信号に対してそれらに対応
した標本化周波数を生成し、アナログ信号の記録におい
ては、ＰＬＬ回路の入力を切換え、水晶発掘回路により
標本化周波数を生成することができる。
応した分周回路を組合せることにより、ディジタルダビ
ングにおいて、異った標本化信号に対してそれらに対応
した標本化周波数を生成し、アナログ信号の記録におい
ては、ＰＬＬ回路の入力を切換え、水晶発掘回路により
標本化周波数を生成することができる。
また、標本化周波数によらない回転数と、データを記録
するためのクロックパルスが生成テき、記録密度を一定
とすることができる。これは、１つのＰＬＬ回路を便用
するだけで、しかもＰＬＬ回路の出力周波数を変えるこ
となく簡単な構成で実現できる。
するためのクロックパルスが生成テき、記録密度を一定
とすることができる。これは、１つのＰＬＬ回路を便用
するだけで、しかもＰＬＬ回路の出力周波数を変えるこ
となく簡単な構成で実現できる。
第１図は本発明によるクロック生成回路の一実施例な示
すブロック図、第２図は別の実施例を示すフロック図、
第３図は別の実施例におけろクロックパルスと回転数の
生成回路について詳細に示したブロック図、第４図は回
転ヘッドとテープの巻き付けを示す図、第５図は別の実
施例におけるＰＬＬ回路について詳細に示したブロック
図である。 １・・・・・・原発振回路、 ３・・・・・・ＰＬＬ回路、 ４．５，６，７，８，９．１０・・・・・・分局回路、
５２・・・・・・回転シリンダ、 ５３・・・・・・磁気テープ。
すブロック図、第２図は別の実施例を示すフロック図、
第３図は別の実施例におけろクロックパルスと回転数の
生成回路について詳細に示したブロック図、第４図は回
転ヘッドとテープの巻き付けを示す図、第５図は別の実
施例におけるＰＬＬ回路について詳細に示したブロック
図である。 １・・・・・・原発振回路、 ３・・・・・・ＰＬＬ回路、 ４．５，６，７，８，９．１０・・・・・・分局回路、
５２・・・・・・回転シリンダ、 ５３・・・・・・磁気テープ。
Claims (1)
- １、２つの磁気ヘッドと、該磁気ヘッドを対向角１８０
°として取り付けた回転シリンダと、アナログ信号を標
本化してディジタル信号に変換するＡＤ変換器と、外部
ＰＣＭ源からディジタルダビングを行うためのディジタ
ル信号とその標本化信号周期の信号の入力回路と、該デ
ィジタル信号に誤り検出訂正符号及び所定の信号を付加
する信号処理回路とを備え、該信号処理回路の出力を磁
気記録媒体上に記録、かつ該磁気記録媒体上から記録さ
れた信号を再生する回転ヘッド型ＰＣＭレコーダのクロ
ック生成回路において、標本化周波数の異なったデータ
のディジタルダビングにおいては、それぞれの標本化周
波数の最小公倍数となる周波数を出力するＰＬＬ回路と
、ＰＬＬ回路に外部からの標本化信号を入力し、そのＰ
ＬＬ回路の出力をＰＬＬ回路に入力された標本化信号の
周波数と同じ周波数に分周する複数の分周回路と、複数
の分周回路の出力の中からＰＬＬ回路に入力された標本
化周波数と同じ周波数となるものを選択するための切換
回路とを有し、その切換回路の出力をＰＬＬ回路のもう
１つの入力とすることにより、入力された標本化信号に
同期した標本化周波数と回転数とを生成し、アナログ信
号記録の場合においては、水晶発振回路と、その水晶発
振回路の出力を分周するための分周回路とを有し、この
分周出力を上記ＰＬＬ回路に入力することにより標本化
周波数と回転数とを生成し、水晶発振回路よりデータの
記録のためのクロックパルスを生成することを特徴とす
るクロック生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227746A JP2564260B2 (ja) | 1984-10-31 | 1984-10-31 | クロツク生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227746A JP2564260B2 (ja) | 1984-10-31 | 1984-10-31 | クロツク生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107584A true JPS61107584A (ja) | 1986-05-26 |
| JP2564260B2 JP2564260B2 (ja) | 1996-12-18 |
Family
ID=16865720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227746A Expired - Lifetime JP2564260B2 (ja) | 1984-10-31 | 1984-10-31 | クロツク生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564260B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63213165A (ja) * | 1987-02-28 | 1988-09-06 | Sharp Corp | 磁気テープ記録装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153159A (en) * | 1979-05-15 | 1980-11-28 | Sony Corp | Digital signal recorder |
| JPS58105412A (ja) * | 1981-12-16 | 1983-06-23 | Sanyo Electric Co Ltd | Ｐｃｍ方式記録再生装置 |
-
1984
- 1984-10-31 JP JP59227746A patent/JP2564260B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153159A (en) * | 1979-05-15 | 1980-11-28 | Sony Corp | Digital signal recorder |
| JPS58105412A (ja) * | 1981-12-16 | 1983-06-23 | Sanyo Electric Co Ltd | Ｐｃｍ方式記録再生装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63213165A (ja) * | 1987-02-28 | 1988-09-06 | Sharp Corp | 磁気テープ記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2564260B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647828A (en) | Servo system | |
| US4780772A (en) | Apparatus for reproducing digital signals from a digital audio recording medium | |
| US4500822A (en) | Digital capstan servo circuit | |
| JPS63287211A (ja) | デジタルｐｌｌ回路 | |
| US4868689A (en) | Circuit for producing clock signal for reproducing PCM signal | |
| JPS61267957A (ja) | 磁気テ−プ記録再生装置 | |
| JPS61107584A (ja) | クロツク生成回路 | |
| US4525752A (en) | Apparatus for recording and reproducing a digital signal | |
| US5170298A (en) | Record and reproduce signal processing circuit that is programmable according to the head drum configuration of the digital audio tape recorder in which it is used | |
| JPH0159669B2 (ja) | ||
| US5615055A (en) | Dual-mode digital signal recording and/or reproducing apparatus | |
| JP2656077B2 (ja) | ディジタル信号記録装置 | |
| JPH02218059A (ja) | システムクロック発生装置 | |
| JPH077543B2 (ja) | 電子編集サーボ装置 | |
| JP3312654B2 (ja) | 磁気記録装置及び磁気再生装置 | |
| JPH04305870A (ja) | 記録再生装置 | |
| JPH0362361A (ja) | ４チャンネルｐｃｍ信号の信号処理装置 | |
| JPH0636257B2 (ja) | 記録再生装置におけるサ−ボ回路 | |
| JPS60171604A (ja) | 回転ヘツド型記録再生装置 | |
| JPS6020361A (ja) | フロツピデイスク装置 | |
| JPS60107763A (ja) | 回転ヘツド型記録再生装置 | |
| JPS6384207A (ja) | Ｐｌｌ制御回路 | |
| JPS6258447A (ja) | ビデオテ−プレコ−ダ | |
| JPH0644809B2 (ja) | 音声信号の再生位相制御回路 | |
| JPH05182432A (ja) | 記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |