JPS61107837A - 時分割多重通信装置 - Google Patents
時分割多重通信装置Info
- Publication number
- JPS61107837A JPS61107837A JP23061884A JP23061884A JPS61107837A JP S61107837 A JPS61107837 A JP S61107837A JP 23061884 A JP23061884 A JP 23061884A JP 23061884 A JP23061884 A JP 23061884A JP S61107837 A JPS61107837 A JP S61107837A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission
- communication
- line
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明け′り話、データ及び画像情報等をディジタル
化して時分割多重化方式により伝送する通信装置に関す
るものである。
化して時分割多重化方式により伝送する通信装置に関す
るものである。
第８図は従来回路により、端末機器の情報を中継する回
路構成例であり、図において（１）は伝送路Ａに接続さ
する装置、（２１は伝送路Ｂに接続さｎる装置、（３）
は端末機器、（４）は端末機器接続回路、（５）は送信
デ°−々バス、（６）は受信データバス、（８）は伝送
路接続回路、（９）はタイミング発生回路、αＧは監視
制御回路、（１）は端末信号中継接続装置である。
路構成例であり、図において（１）は伝送路Ａに接続さ
する装置、（２１は伝送路Ｂに接続さｎる装置、（３）
は端末機器、（４）は端末機器接続回路、（５）は送信
デ°−々バス、（６）は受信データバス、（８）は伝送
路接続回路、（９）はタイミング発生回路、αＧは監視
制御回路、（１）は端末信号中継接続装置である。
次に動作について説明する。伝送路Ａからの受信データ
は装置（１）に接続さｎ、伝送路接続回路（８）で伝送
路符号（例えばＣＭＩ符号、Ｃｏｄｅ Ｍａｒｋ、Ｉｎ
ｖｅｒｓｉｏｎ ）からＨＲ’ｚ符号（Ｈｏｎ −Ｒｅ
ｔｕｒｎ ｔ。
は装置（１）に接続さｎ、伝送路接続回路（８）で伝送
路符号（例えばＣＭＩ符号、Ｃｏｄｅ Ｍａｒｋ、Ｉｎ
ｖｅｒｓｉｏｎ ）からＨＲ’ｚ符号（Ｈｏｎ −Ｒｅ
ｔｕｒｎ ｔ。
Ｚｅｒｏ）等に変換し、さらに受信デー々のフレーム
□同期とクロック抽出を行なった後の受信データ
を受信パス（６）に接続し、その後、端末機器接続回路
（４）を経て、端末機器（３）へ接続さする。一方端末
機器（３）からの送信データは、端末機器接続回路（４
）、送信デー少パス（５）を経て、伝送路接続回路（８
）で伝送路符号に変換さｎ、伝送路Ａへ送出される。タ
イミング発生回路（９）と監視制御回路Ｑｄ １．？装
置（１）が正常動作を行なうための共通部であり、タイ
ミング発生回路（９）は複数の端末機器接続回路（４）
がらの送受信データを送信データバス（５）、受信デー
タバス（６）に入出力するタイムスロットを制御し、ま
た監視制御回路αｄは装置の警報動作表示を制御する椰
能を有す。
□同期とクロック抽出を行なった後の受信データ
を受信パス（６）に接続し、その後、端末機器接続回路
（４）を経て、端末機器（３）へ接続さする。一方端末
機器（３）からの送信データは、端末機器接続回路（４
）、送信デー少パス（５）を経て、伝送路接続回路（８
）で伝送路符号に変換さｎ、伝送路Ａへ送出される。タ
イミング発生回路（９）と監視制御回路Ｑｄ １．？装
置（１）が正常動作を行なうための共通部であり、タイ
ミング発生回路（９）は複数の端末機器接続回路（４）
がらの送受信データを送信データバス（５）、受信デー
タバス（６）に入出力するタイムスロットを制御し、ま
た監視制御回路αｄは装置の警報動作表示を制御する椰
能を有す。
伝送路Ｂからの送受信データは９ 置（２１に接続さ釘
、上記と同様の動作を行なう。
、上記と同様の動作を行なう。
伝送路Ａと伝送路３間の端末情報を中継する場合は、端
末お器接続回路（４）からの送受信データを端末信号中
継接続装置（１）で中継接続する。
末お器接続回路（４）からの送受信データを端末信号中
継接続装置（１）で中継接続する。
従来の時分割多重化装置は以上のように構成さ１ている
ので、複数の伝送路間で信号の中継を行なう場合は、中
継する端末機器の数量だけ端末機体接続回路（４）をも
つことが必要であり、また端末信号中継接続装＠（ホ）
も必要であり、システム構成上、機器構成が多く高価に
なる問題点があった。
ので、複数の伝送路間で信号の中継を行なう場合は、中
継する端末機器の数量だけ端末機体接続回路（４）をも
つことが必要であり、また端末信号中継接続装＠（ホ）
も必要であり、システム構成上、機器構成が多く高価に
なる問題点があった。
この発明は士Ｐのような問題点を解消するタメになされ
たもので、端末機器接続回路（４）と端末信号中継装置
■ルなくすことができる時分割多重通信装置を得ること
を目的とする。
たもので、端末機器接続回路（４）と端末信号中継装置
■ルなくすことができる時分割多重通信装置を得ること
を目的とする。
この発明に係る時分割多重通信装置は、新たに分岐挿入
回路（７）を付加し、通信回線監視制御装置０と通信網
同期装置（至）と組合せて複数伝送路間の端末情報を送
受信データバス上で直接ディジタル分岐挿入したもので
ある。
回路（７）を付加し、通信回線監視制御装置０と通信網
同期装置（至）と組合せて複数伝送路間の端末情報を送
受信データバス上で直接ディジタル分岐挿入したもので
ある。
この発明における、分岐挿入回路（７）は通信回線監視
制御値＠０からの回線設定信号により複数装置間の分岐
挿入回線を指定し、また通信網同期装置（至）からの同
期信号により複数装置間の同期ルとることにより、送受
信データバス上で直接ディジタル分岐挿入が可能となる
。
制御値＠０からの回線設定信号により複数装置間の分岐
挿入回線を指定し、また通信網同期装置（至）からの同
期信号により複数装置間の同期ルとることにより、送受
信データバス上で直接ディジタル分岐挿入が可能となる
。
以下、この発明の一実施例を図について説明する。第１
図において（１）は伝送路Ａに接続さｒる装置、（２）
は伝送路Ｂに接続される装置、（３）はＮ話、データ、
画像等の各種端末機器、（４）は端末機器を装置（１）
、（２）に接続する端末接続回路、（５）は送信データ
バス、（６）は、受信データバス、（７）は分岐挿入回
路、（８）は伝送路Ａ、Ｂへ装置（１）、（２）を接続
する伝送路接続回路、（９）は装置（１）、（２１が正
常動作を行なうための々イミング発生回路、αＯは、監
視制御回路、卸は通信回線監視制御装置、＠は通信網同
期装置でゐり、また、分岐挿入回路（７）の詳細構成を
示す第２図において、（至）は自局受信データ用論回路
、α尋は分岐データ用ＲＡＭ回路、Ｑｌは損Ｗα４の書
き込み回路、αＧは損因α４の読み出し回路、（ロ）は
ＩＩき込み／読み出しの変位設定回路、ＱＥ９は自局送
信データ用ゲート回路、Ｑ嗜は挿入デー々用ゲート回路
である。
図において（１）は伝送路Ａに接続さｒる装置、（２）
は伝送路Ｂに接続される装置、（３）はＮ話、データ、
画像等の各種端末機器、（４）は端末機器を装置（１）
、（２）に接続する端末接続回路、（５）は送信データ
バス、（６）は、受信データバス、（７）は分岐挿入回
路、（８）は伝送路Ａ、Ｂへ装置（１）、（２）を接続
する伝送路接続回路、（９）は装置（１）、（２１が正
常動作を行なうための々イミング発生回路、αＯは、監
視制御回路、卸は通信回線監視制御装置、＠は通信網同
期装置でゐり、また、分岐挿入回路（７）の詳細構成を
示す第２図において、（至）は自局受信データ用論回路
、α尋は分岐データ用ＲＡＭ回路、Ｑｌは損Ｗα４の書
き込み回路、αＧは損因α４の読み出し回路、（ロ）は
ＩＩき込み／読み出しの変位設定回路、ＱＥ９は自局送
信データ用ゲート回路、Ｑ嗜は挿入デー々用ゲート回路
である。
次に力作について説明する。伝送路Ａからの受信データ
は装置（１）に接続さｎ、伝送路接続回路（８）で符号
変換、フレーム同期、クロック抽出、送受信データのフ
レーム位相同期を行ない、分岐挿入回路（７）に接続さ
れる。分岐挿入回路（７）では、自局の端末機器に接続
さｎる受信デー々の必要ビットのみ、自局受信データ用
ＲＡＭ回路（至）に書き込み、伝送路Ｂへ中継する受信
データのビットは、分岐データ用局（回路ａ４に書き込
む。ＲＡＭ回路（至）、α→の書き込みアドレスの制御
は、塘α４の書き込み回路（至）、読み出しはＲＡＭ
（１４の読み出し回路αＧからの制御信号により行なう
。また書き込み回路（ト）と読み出し回路αＧの位相差
（ビット数）は書き込み／読み出しの変位設定回路αη
により行なう。
は装置（１）に接続さｎ、伝送路接続回路（８）で符号
変換、フレーム同期、クロック抽出、送受信データのフ
レーム位相同期を行ない、分岐挿入回路（７）に接続さ
れる。分岐挿入回路（７）では、自局の端末機器に接続
さｎる受信デー々の必要ビットのみ、自局受信データ用
ＲＡＭ回路（至）に書き込み、伝送路Ｂへ中継する受信
データのビットは、分岐データ用局（回路ａ４に書き込
む。ＲＡＭ回路（至）、α→の書き込みアドレスの制御
は、塘α４の書き込み回路（至）、読み出しはＲＡＭ
（１４の読み出し回路αＧからの制御信号により行なう
。また書き込み回路（ト）と読み出し回路αＧの位相差
（ビット数）は書き込み／読み出しの変位設定回路αη
により行なう。
一方、自局端末捌器からの送信データは分岐挿入回路（
７）の自局送信デー々用ゲート回路（ト）、伝送路Ｂか
らの挿入データは、挿入データ用ゲート回路α呻で合成
さ１、伝送路接続回路（８）を経て伝送路Ａへ送信され
る。
７）の自局送信デー々用ゲート回路（ト）、伝送路Ｂか
らの挿入データは、挿入データ用ゲート回路α呻で合成
さ１、伝送路接続回路（８）を経て伝送路Ａへ送信され
る。
送信データバス（５）、受信データバス（６）と端末機
器接続回路（４）及び端末機器（３）との接続は従来回
路の動作と同様であり、また、伝送路Ｂに関する動作も
上記伝送路Ａの動作と同様である。
器接続回路（４）及び端末機器（３）との接続は従来回
路の動作と同様であり、また、伝送路Ｂに関する動作も
上記伝送路Ａの動作と同様である。
装＠（υ、（２）の各分岐挿入回路（７）の分岐挿入デ
ータ入出力点を相互に接続すれば、送受信データバス上
と等価な状態で直接ディジタル分岐挿入が可能である。
ータ入出力点を相互に接続すれば、送受信データバス上
と等価な状態で直接ディジタル分岐挿入が可能である。
具体的には、１台のａ信回線監視制御装置■から受信デ
ータバス（６）上の々イムスロット番号でビットの分岐
開始、終了と、別の伝送路の送信データバス（５）への
変換するビットの変位量等の回線設定信号を装置（１）
、（２）に同時に指定し、また通信網同期袋ｇｉ（２）
から送受信データバスのフレーム位相同期がとれる同期
信号を装Ｎ（１）、（２）に同時に供給して装置！ （
１）、（２１間でフレーム位相同期をとることにより可
能となる。
ータバス（６）上の々イムスロット番号でビットの分岐
開始、終了と、別の伝送路の送信データバス（５）への
変換するビットの変位量等の回線設定信号を装置（１）
、（２）に同時に指定し、また通信網同期袋ｇｉ（２）
から送受信データバスのフレーム位相同期がとれる同期
信号を装Ｎ（１）、（２）に同時に供給して装置！ （
１）、（２１間でフレーム位相同期をとることにより可
能となる。
なお、上記実施例では、伝送路Ａ％Ｂのみで、 。
分岐挿入口゛線は１ポートだけであったが、伝送路が２
以上の複数の場合でも、分岐挿入回路（７）の分岐挿入
ポートを２以上の複数にす１ば前記２方向の中継と同様
の効果を奏する。
以上の複数の場合でも、分岐挿入回路（７）の分岐挿入
ポートを２以上の複数にす１ば前記２方向の中継と同様
の効果を奏する。
また、本発明の回路による動作は、送受信データバスの
フレーム長が任意のものにも適用できる。
フレーム長が任意のものにも適用できる。
以上のように、この発明によＩば１台の分岐挿入回路（
７）の追加により、複数個の、端末機器接続回路（４）
がなくなるような構成にしたので、装置が安価にでき、
また精度の高いものが得らする効果がある。
７）の追加により、複数個の、端末機器接続回路（４）
がなくなるような構成にしたので、装置が安価にでき、
また精度の高いものが得らする効果がある。
第１図はこの発明の一実施例による時分割多重通信装置
の回路構成、第２図は、この発明の分岐挿入回路の詳細
図、第８図は従来装置による回路摺成図を示す。 （１）は伝送路Ａに接続さ釘る装置、（２）は伝送路Ｂ
に接続さする装置、（３）は端末機器、（４）は端末機
器接続回路、（５）は送信データバス、（６）は受信デ
ータバス、（７）は分岐挿入回路、（８）は伝送路接続
回路、（９）はタイミング発生回路、αＯは監視制御回
路、卸は通信回線監視制御装置、＠は通信網同期装置、
（至）は自局受信データ用脚回路、α４は分岐データ用
ＲＡＭ回路、α→はＲＡＭα→の書き込み回路、αＧは
、ＲＡＭ Ｑ４の読み出し回路、αηは＊Ｓ込み／読み
出しの変位設定回路、（至）は自局送信デー々用ゲート
回路、ａ９は挿入データ用ゲート回路、（イ）は端末信
号中継接続装置。 なお、図中、同一符号は、同一、又は相当部分を示す。
の回路構成、第２図は、この発明の分岐挿入回路の詳細
図、第８図は従来装置による回路摺成図を示す。 （１）は伝送路Ａに接続さ釘る装置、（２）は伝送路Ｂ
に接続さする装置、（３）は端末機器、（４）は端末機
器接続回路、（５）は送信データバス、（６）は受信デ
ータバス、（７）は分岐挿入回路、（８）は伝送路接続
回路、（９）はタイミング発生回路、αＯは監視制御回
路、卸は通信回線監視制御装置、＠は通信網同期装置、
（至）は自局受信データ用脚回路、α４は分岐データ用
ＲＡＭ回路、α→はＲＡＭα→の書き込み回路、αＧは
、ＲＡＭ Ｑ４の読み出し回路、αηは＊Ｓ込み／読み
出しの変位設定回路、（至）は自局送信デー々用ゲート
回路、ａ９は挿入データ用ゲート回路、（イ）は端末信
号中継接続装置。 なお、図中、同一符号は、同一、又は相当部分を示す。
Claims (1)
- 電話、データ及び画像等の各種情報をディジタル化して
時分割多重化方式にて伝送する通信装置において、１局
に１台設置する通信網同期装置からの同期信号基により
複数装置間の同期をとると共に、１局に１台設置する通
信回線監視制御装置からの回線設定信号により複数装置
間の分岐挿入回線を指定して複数の通信装置間で各種情
報を送受信バス上で直接ディジタル分岐挿入するように
したことを特徴とする時分割多重通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23061884A JPS61107837A (ja) | 1984-10-30 | 1984-10-30 | 時分割多重通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23061884A JPS61107837A (ja) | 1984-10-30 | 1984-10-30 | 時分割多重通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107837A true JPS61107837A (ja) | 1986-05-26 |
Family
ID=16910588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23061884A Pending JPS61107837A (ja) | 1984-10-30 | 1984-10-30 | 時分割多重通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107837A (ja) |
-
1984
- 1984-10-30 JP JP23061884A patent/JPS61107837A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993026A (en) | Multiplexer apparatus with auxiliary synchronization for compensating for cable delays | |
| US4105869A (en) | Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels | |
| US5353281A (en) | Intermittenceless switching system | |
| JPS61107837A (ja) | 時分割多重通信装置 | |
| JPH02119347A (ja) | ループ形データ伝送方式 | |
| JPH04339430A (ja) | 光加入者線システム | |
| JP2675208B2 (ja) | 同報通信制御方法 | |
| JPS6398244A (ja) | ル−プ状ネツトワ−クシステムの伝送装置 | |
| JPS6243234A (ja) | 時分割多重通信装置 | |
| JP2677274B2 (ja) | 可変長シリアルデータ通信方式 | |
| JP2693759B2 (ja) | 情報通信システム | |
| JP2654027B2 (ja) | ディジタルボタン電話装置 | |
| KR950003325B1 (ko) | 키폰 시스템의 직렬전용 방식에 의한 회선수 확장회로 | |
| KR0142693B1 (ko) | 데이타 샘플링시간 동기방법 | |
| JPH0194731A (ja) | 時分割多重化装置 | |
| JP2630117B2 (ja) | Ｉｓｄｎインタフェース回路 | |
| JP3042084B2 (ja) | インタフェース回路 | |
| JPH05236576A (ja) | 伝送端局装置用クロック同期方式 | |
| JPS59100651A (ja) | ル−プバスによるハンドシエイク伝送方式 | |
| JPS6328147A (ja) | 光中間中継装置における同期方式 | |
| JPH0227829A (ja) | フレーム同期方式の中継装置 | |
| JPS63300641A (ja) | 時分割多重通信装置 | |
| JPH03155236A (ja) | 同期データ伝送システム | |
| JPH04258043A (ja) | 端局装置の多重分離部と再生中継部の共用方式 | |
| JPS63290031A (ja) | 光中間中継装置における監視方式 |