JPS61108284A - スイツチ制御方式 - Google Patents
スイツチ制御方式Info
- Publication number
- JPS61108284A JPS61108284A JP22894484A JP22894484A JPS61108284A JP S61108284 A JPS61108284 A JP S61108284A JP 22894484 A JP22894484 A JP 22894484A JP 22894484 A JP22894484 A JP 22894484A JP S61108284 A JPS61108284 A JP S61108284A
- Authority
- JP
- Japan
- Prior art keywords
- time
- terminal
- burst
- switch
- cross points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、１本のハイウェイ上に複数のバーストを持っ
た同一のハイウェイフォーマットのディジタル回線を複
数個収容した空間分割形スイッチに係り、特に通話路に
空間分割形のマトリックススイッチを配したスイッチ制
御方式−こ関するものである。
た同一のハイウェイフォーマットのディジタル回線を複
数個収容した空間分割形スイッチに係り、特に通話路に
空間分割形のマトリックススイッチを配したスイッチ制
御方式−こ関するものである。
本発明で適用する１ハイウエイ上に第１バーストと第２
バーストのデータフィルドを有しているハイウェイのフ
ォーマットを第５図に示し説明すると、この第５図に示
すように、１本のハイウェイ上の１フレーム内で第１バ
ーストと第２バーストで構成され、例えば、第１バース
トは音声で、第２バーストはデータというように使用目
的があった場合、複数のそのハイウェイ間で第１バース
ト相互に、または第２バースト相互にデータの入替え（
交換）を行う必要が生じることがある。なお、この第５
図において、Ｆはフレーム同期イバ号を示し、Ｔｌは第
１バーストの時間 １ｐ 、は第２バーストの時間を示
す。
バーストのデータフィルドを有しているハイウェイのフ
ォーマットを第５図に示し説明すると、この第５図に示
すように、１本のハイウェイ上の１フレーム内で第１バ
ーストと第２バーストで構成され、例えば、第１バース
トは音声で、第２バーストはデータというように使用目
的があった場合、複数のそのハイウェイ間で第１バース
ト相互に、または第２バースト相互にデータの入替え（
交換）を行う必要が生じることがある。なお、この第５
図において、Ｆはフレーム同期イバ号を示し、Ｔｌは第
１バーストの時間 １ｐ 、は第２バーストの時間を示
す。
そして、上記データの交換を行うことは、例えば、後述
する第１図に示すように、端末Ａと端末Ｂとが第１バー
ストを通して通話中（このルートを実線で示す）に、端
末Ａと別の端末Ｃ間で第２バーストを使用してデータの
交換を行う（このルートを破線で示す）場合である。
する第１図に示すように、端末Ａと端末Ｂとが第１バー
ストを通して通話中（このルートを実線で示す）に、端
末Ａと別の端末Ｃ間で第２バーストを使用してデータの
交換を行う（このルートを破線で示す）場合である。
この第１図（ａ）において、１２ａ＃１２ｂｊ１２Ｃは
それぞれ端末Ａ、Ｂ、Ｃの送信装置■、１３ａ、１３ｂ
、１３Ｃはそれぞれ受信装置（ｆＬ）を示し、１４はこ
の端末Ａ、Ｂ、Ｃを収容した交換装置を示している。第
１図（ｂ）は端末Ａ−Ｃ間の交換動作の態様を示す。
それぞれ端末Ａ、Ｂ、Ｃの送信装置■、１３ａ、１３ｂ
、１３Ｃはそれぞれ受信装置（ｆＬ）を示し、１４はこ
の端末Ａ、Ｂ、Ｃを収容した交換装置を示している。第
１図（ｂ）は端末Ａ−Ｃ間の交換動作の態様を示す。
従来、この種の処理を実現させる第１の方法として、交
換装［１４に時分割形を適用し、各）・イウエイの１フ
レ一ム分を−Ｈメモリに書込み、読出す順序を変更する
ことによりタイムスロット間の交換を行う方法と、さら
に、第２の方法として交換装置１４０入側で−Ｈドロツ
バー（図示せず）で例えば、第２バーストのデータフィ
ールド分のみを抜き取り、ソフトウェアがこれを読取っ
た後、交換先のハイウェイの第２チヤネルのデータフィ
ールドに、先に読取ったデータを交換装置１４の出側に
配されたインサータ（図示せず）を経由して書込むこと
により実現する方法が考えられる。
換装［１４に時分割形を適用し、各）・イウエイの１フ
レ一ム分を−Ｈメモリに書込み、読出す順序を変更する
ことによりタイムスロット間の交換を行う方法と、さら
に、第２の方法として交換装置１４０入側で−Ｈドロツ
バー（図示せず）で例えば、第２バーストのデータフィ
ールド分のみを抜き取り、ソフトウェアがこれを読取っ
た後、交換先のハイウェイの第２チヤネルのデータフィ
ールドに、先に読取ったデータを交換装置１４の出側に
配されたインサータ（図示せず）を経由して書込むこと
により実現する方法が考えられる。
この第２の方法を第６図を参照して説明する。
この第６図は第５図で示したハイウェイの第１バースト
と第２バーストの制御を従来の空間分割形スイッチを利
用して実現した装置のブロック図を示すものである。
と第２バーストの制御を従来の空間分割形スイッチを利
用して実現した装置のブロック図を示すものである。
この第６図１こおいて、１ｉ〜１巨１はハイウェイ（０
〜ｎ−１）対応に用意されたハイウェイインタフェース
回路、２１〜２ｎは各ハイウェイ間の局内フレーム位相
同期をとるだめのフレーム位相同期郡（エラスティック
メモリ）、３１〜３ｎは第１バーストまたは第２バース
トのみをドルツブしソフトインタフェース（バスインタ
フェース）５’に介してソフトが読取ることができるド
ロッパーを示し、このドロッパー３１〜３ｎもハイウェ
イ対応に設置しである。
〜ｎ−１）対応に用意されたハイウェイインタフェース
回路、２１〜２ｎは各ハイウェイ間の局内フレーム位相
同期をとるだめのフレーム位相同期郡（エラスティック
メモリ）、３１〜３ｎは第１バーストまたは第２バース
トのみをドルツブしソフトインタフェース（バスインタ
フェース）５’に介してソフトが読取ることができるド
ロッパーを示し、このドロッパー３１〜３ｎもハイウェ
イ対応に設置しである。
１０は交換装置を示し、ｎＸＭの一般空間分割形スイッ
チを形成し、８はそのりｐスポイントを示している。そ
して、この交換装置１０は、スイッチ制御部１１で制御
される。４１〜４ｎは交換装置１０の出力（０，１・・
・・・・ｍ−１）対応に設置されたインサータで、この
インサータ４はソフトインタフェース部６を介して第１
才たけ第２バーストのデータがソフトウェアにより挿入
される。７はプロセッサ、８はメモリを示している。な
お、交換装置１０における０、１・・・・・・ｎ−１は
入力を示す。
チを形成し、８はそのりｐスポイントを示している。そ
して、この交換装置１０は、スイッチ制御部１１で制御
される。４１〜４ｎは交換装置１０の出力（０，１・・
・・・・ｍ−１）対応に設置されたインサータで、この
インサータ４はソフトインタフェース部６を介して第１
才たけ第２バーストのデータがソフトウェアにより挿入
される。７はプロセッサ、８はメモリを示している。な
お、交換装置１０における０、１・・・・・・ｎ−１は
入力を示す。
しかしながら、この第６図に示すような構成では、交換
装置１０は単なるｎｘｍの空間分割スイッチであるが、
ハイウェイ上の特定のタイムスロットは、交換装置１０
の入側と出側にそれぞれ配されたドロッパー３１〜３ｎ
とインサータ４１〜４ｎによりソフトウェアを介在して
交換処理が行なわれる。したがって、前述の第１．第２
の方法の何れの方法もハードウェアおよびソフトウェア
の処理が複雑ｌこなるという欠点があった。
装置１０は単なるｎｘｍの空間分割スイッチであるが、
ハイウェイ上の特定のタイムスロットは、交換装置１０
の入側と出側にそれぞれ配されたドロッパー３１〜３ｎ
とインサータ４１〜４ｎによりソフトウェアを介在して
交換処理が行なわれる。したがって、前述の第１．第２
の方法の何れの方法もハードウェアおよびソフトウェア
の処理が複雑ｌこなるという欠点があった。
本発明は以上の点Ｉこ鑑み、このような問題を解決する
と共にかかる欠点を除去すべくなされたもので、その目
的は簡単な構成ｌこよって、従来の空間分割形スイッチ
制御のほか、特定のタイムスロットのみハイウェイ間で
交換することができ、通信中筒３者との通信が可能とな
るなど、各種サービスがソフトウェアに依存しない簡易
な装置で実現することができるスイッチ制御方式を提供
することにある。
と共にかかる欠点を除去すべくなされたもので、その目
的は簡単な構成ｌこよって、従来の空間分割形スイッチ
制御のほか、特定のタイムスロットのみハイウェイ間で
交換することができ、通信中筒３者との通信が可能とな
るなど、各種サービスがソフトウェアに依存しない簡易
な装置で実現することができるスイッチ制御方式を提供
することにある。
このような目的を達成するため、本発明は、空間分割形
スイッチをマトリックススイッチで構成し、このマトリ
ックススイッチのクロスポイント制御時間をハイウェイ
間のバースト番号の異なるバースト間でそれぞれ異なら
しめ、かつ上記ノ為イウエイ間の同一バースト番号のバ
ーストごとに上記クロスポイントの駆動を独立して実行
し得るようｌこしたものである。
スイッチをマトリックススイッチで構成し、このマトリ
ックススイッチのクロスポイント制御時間をハイウェイ
間のバースト番号の異なるバースト間でそれぞれ異なら
しめ、かつ上記ノ為イウエイ間の同一バースト番号のバ
ーストごとに上記クロスポイントの駆動を独立して実行
し得るようｌこしたものである。
〔作用〕
空間スイッチのクロスポイントの制御を時分割的に制御
することにより、従来の空間スイッチ同様の機能のほか
、特定のタイムスロットのみノ１イウエイ間で変換する
ことができるだけでなく、ソフトウェアの処理に依存し
ない簡易な装置を実現することができる。
することにより、従来の空間スイッチ同様の機能のほか
、特定のタイムスロットのみノ１イウエイ間で変換する
ことができるだけでなく、ソフトウェアの処理に依存し
ない簡易な装置を実現することができる。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるスイッチ制御方式の一実施例を示
す構成図で、説明に必要な部分のみを示す。
す構成図で、説明に必要な部分のみを示す。
この第１図は、前述したように、端末Ａと端末Ｂが第１
バーストを使用して通話中に、さらに、第２バーストを
使用して端末Ａと端末Ｃがデータ交換を行なっている場
合の構成を示したものである。
バーストを使用して通話中に、さらに、第２バーストを
使用して端末Ａと端末Ｃがデータ交換を行なっている場
合の構成を示したものである。
図において、交換装置１４０通話路は空間分割形マトリ
ックス構成をなし、実線は第１ノ（−ストのデータフィ
ールド時間帯のバスが設定（大端ＡＴ−出端ＢＲ間およ
び大端ＢＴ−出端Ａｎ間）されることを示し、破線は第
２バーストのデータフィールド時間帯のみパスが設定（
大端ＡＴ・・・・・・出端ＣＲ間および大端ＣＴ・・・
・・・出端ＡＲ間）されることを示している。
ックス構成をなし、実線は第１ノ（−ストのデータフィ
ールド時間帯のバスが設定（大端ＡＴ−出端ＢＲ間およ
び大端ＢＴ−出端Ａｎ間）されることを示し、破線は第
２バーストのデータフィールド時間帯のみパスが設定（
大端ＡＴ・・・・・・出端ＣＲ間および大端ＣＴ・・・
・・・出端ＡＲ間）されることを示している。
そして、各時間帯を７１イウエイの７レームフオーマツ
ト上で示すと、第２図に示すようｌこなり、（ａ）ｊこ
おける時間Ｔｌは第１バーストの時間帯を示し、Φ）に
おける時間Ｔ２は第２バーストの時間帯を示している。
ト上で示すと、第２図に示すようｌこなり、（ａ）ｊこ
おける時間Ｔｌは第１バーストの時間帯を示し、Φ）に
おける時間Ｔ２は第２バーストの時間帯を示している。
なお、第２図（ｂ）は上記設定態様を示した前述の第１
図における交換装置１４をマトリックス形成の空間スイ
ッチで構成したのがこの第２図である。この第２図は第
１図で示した交換装置１４０本発明である制御方式を具
体的にマトリックススイッチを用いて図示したものであ
る。
図における交換装置１４をマトリックス形成の空間スイ
ッチで構成したのがこの第２図である。この第２図は第
１図で示した交換装置１４０本発明である制御方式を具
体的にマトリックススイッチを用いて図示したものであ
る。
この第２図において、まず、（ａ）に示す時間Ｔｉでは
クロスポイントＸａ ｂ 、 Ｘｂ ａのみがオン（Ｏ
Ｎ）しくこれを黒丸で示す）、他のクロスポイントはオ
フ（ＯＦ’Ｆ） （これを白丸で示す）しているものと
する。つぎｉこ、（ｂ）に示す時間Ｔｓではクロスポイ
ントＸａｃ、Ｘｃａのみオｙ（ＯＮ）ｌ、、（ａ）に示
す時間Ｔｌでオン（ＯＮ）していたクロスポイントＸａ
ｂ、Ｘｂａはオｙ（ＯＦＦ）している。
クロスポイントＸａ ｂ 、 Ｘｂ ａのみがオン（Ｏ
Ｎ）しくこれを黒丸で示す）、他のクロスポイントはオ
フ（ＯＦ’Ｆ） （これを白丸で示す）しているものと
する。つぎｉこ、（ｂ）に示す時間Ｔｓではクロスポイ
ントＸａｃ、Ｘｃａのみオｙ（ＯＮ）ｌ、、（ａ）に示
す時間Ｔｌでオン（ＯＮ）していたクロスポイントＸａ
ｂ、Ｘｂａはオｙ（ＯＦＦ）している。
以上の動作をハイウェイ受信ごとｌこ時間ＴＩ。
Ｔｓの周期ごとに交互にクロスポイントを上記の条件で
切替えを行うことにより、第１図に示す端末Ａと端末Ｂ
は第１チヤネルを通じて通信することができ、これと同
時ｌこ、みかけ上、端末Ａと端末Ｃは第２チヤネルを通
じて通信を行うことができることになる。
切替えを行うことにより、第１図に示す端末Ａと端末Ｂ
は第１チヤネルを通じて通信することができ、これと同
時ｌこ、みかけ上、端末Ａと端末Ｃは第２チヤネルを通
じて通信を行うことができることになる。
同様な説明を第３図および第４図を用いて説明すると、
この第３図は端末Ａから端末Ｂに対し第１バーストを使
用してデータ転送中ｌこ端末りから端末Ｃに対しても同
時にデータ転送中であることを交換装置１４を用いて図
示したものであり、第４図は第３図で示した交換装置１
４０本発明である制御方式を具体的にマトリックススイ
ッチを用いて行うようｌこした構成を示したものである
。この第３図において第１図と同一符号のものけ相当部
分を示し、Ｄは端末、１２ｄは端末りの送信装置、１３
ｄは端末りの受信装置を示す。才だ、第４図において第
２図と同一符号のものは相当部分を示し、ＤＴ、Ｄｉは
それぞれ交換装置の大端および出端、Ｘａ ｄ 、 Ｘ
ａ ｃはクロスポイントを示す。
この第３図は端末Ａから端末Ｂに対し第１バーストを使
用してデータ転送中ｌこ端末りから端末Ｃに対しても同
時にデータ転送中であることを交換装置１４を用いて図
示したものであり、第４図は第３図で示した交換装置１
４０本発明である制御方式を具体的にマトリックススイ
ッチを用いて行うようｌこした構成を示したものである
。この第３図において第１図と同一符号のものけ相当部
分を示し、Ｄは端末、１２ｄは端末りの送信装置、１３
ｄは端末りの受信装置を示す。才だ、第４図において第
２図と同一符号のものは相当部分を示し、ＤＴ、Ｄｉは
それぞれ交換装置の大端および出端、Ｘａ ｄ 、 Ｘ
ａ ｃはクロスポイントを示す。
そして、第３図（ａ）、Φ）では、端末Ａから端末Ｂ、
Ｃ，Ｄに対して第１バーストを通じてデータまたは音声
を送出中、端末りから端末Ｃに向けて第２バーストを介
してデータの転送を行う場合の態様を示している。才た
、第４図はＮ３図に示す交換装置１４をマトリックス形
通話路で示したもので、第４図（ａ）４こ示す時間Ｔｌ
ではクロスポイントＸａｂ、Ｘａｃ、Ｘａｄのみオン（
ＯＮ）ｔ、、第４図（ｂ）に示す時間Ｔ１１になると、
第４図（ａ）のりμスポイントＸａｂ、Ｘａｃ 、Ｘａ
ｄはオフ（ＯＦＦ）Ｌ、新たにクロスポイントＸｄｃが
オン（ＯＮ）している。
Ｃ，Ｄに対して第１バーストを通じてデータまたは音声
を送出中、端末りから端末Ｃに向けて第２バーストを介
してデータの転送を行う場合の態様を示している。才た
、第４図はＮ３図に示す交換装置１４をマトリックス形
通話路で示したもので、第４図（ａ）４こ示す時間Ｔｌ
ではクロスポイントＸａｂ、Ｘａｃ、Ｘａｄのみオン（
ＯＮ）ｔ、、第４図（ｂ）に示す時間Ｔ１１になると、
第４図（ａ）のりμスポイントＸａｂ、Ｘａｃ 、Ｘａ
ｄはオフ（ＯＦＦ）Ｌ、新たにクロスポイントＸｄｃが
オン（ＯＮ）している。
以上の説明から明らかなように、本発明ｌこよれば、複
雑な手段を用いることなく、空間分割のマトリックス形
通話路スイッチのクロスポイント制御方法ｌこ時分割的
制御方式を導入した簡単な構成によって、従来の空間分
割形スイッチ制御のほか、特定のタイムスロットのみハ
イウェイ間で交換することができるため、通話中、第３
者との通信を行うことができるなど、各種サービスがソ
フトウェアに依存しない簡易な装置で実現することがで
きるので、実用上の効果は極めて大である。
雑な手段を用いることなく、空間分割のマトリックス形
通話路スイッチのクロスポイント制御方法ｌこ時分割的
制御方式を導入した簡単な構成によって、従来の空間分
割形スイッチ制御のほか、特定のタイムスロットのみハ
イウェイ間で交換することができるため、通話中、第３
者との通信を行うことができるなど、各種サービスがソ
フトウェアに依存しない簡易な装置で実現することがで
きるので、実用上の効果は極めて大である。
第１図は本発明の説明ｌこ供する端末と交換装置間の制
御方式を示す構成図、第２図は本発明によるスイッチ制
御方式の一実施例を示す構成図、第３図および第４図は
第２図の動作説明に供する４１４成図、第５図は本発明
ｔ−適用するハイウェイフォーマットを示す説明図、第
６図は従来の空間分割形スイッチを用いた装置のブロッ
ク図である。 Ａ＋＋＋Ｄ・・・・端末、１２ａ 〜１２ｄ＠−−＠端
末の送信装置、１３ａ〜１３ｄ・拳ψ・端末の受イｇ装
ｄ１１４・・・・交換装置。 特許出願人 日本電気株式会社 代理人 山川政樹（１勤）２名） く Ｏの 第２図 Δロ Ｒｏ Ｃ口 −一−−−第３図 （ＣＩ） ．１２ａｒ−７］ ＡＴ ｉ １、−１ ：１１ ソ３ｂｊ’・−・」 ■ 、１３Ｃ！ ＡＲＢＲＣＲ−一−−−
御方式を示す構成図、第２図は本発明によるスイッチ制
御方式の一実施例を示す構成図、第３図および第４図は
第２図の動作説明に供する４１４成図、第５図は本発明
ｔ−適用するハイウェイフォーマットを示す説明図、第
６図は従来の空間分割形スイッチを用いた装置のブロッ
ク図である。 Ａ＋＋＋Ｄ・・・・端末、１２ａ 〜１２ｄ＠−−＠端
末の送信装置、１３ａ〜１３ｄ・拳ψ・端末の受イｇ装
ｄ１１４・・・・交換装置。 特許出願人 日本電気株式会社 代理人 山川政樹（１勤）２名） く Ｏの 第２図 Δロ Ｒｏ Ｃ口 −一−−−第３図 （ＣＩ） ．１２ａｒ−７］ ＡＴ ｉ １、−１ ：１１ ソ３ｂｊ’・−・」 ■ 、１３Ｃ！ ＡＲＢＲＣＲ−一−−−
Claims (1)
- １本のハイウェイ上に複数のバーストを持つた同一のハ
イウェイフォーマットのディジタル回線を複数個収容し
た空間分割形スイッチにおいて、前記空間分割形スイッ
チをマトリックスイッチで構成し、このマトリックスス
イッチのクロスポイント制御時間をハイウェイ間のバー
スト番号の異なるバースト間でそれぞれ異ならしめ、か
つ前記ハイウェイ間の同一バースト番号のバーストごと
に前記クロスポイントの駆動を独立して実行し得るよう
にしたことを特徴とするスイッチ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22894484A JPS61108284A (ja) | 1984-11-01 | 1984-11-01 | スイツチ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22894484A JPS61108284A (ja) | 1984-11-01 | 1984-11-01 | スイツチ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61108284A true JPS61108284A (ja) | 1986-05-26 |
Family
ID=16884295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22894484A Pending JPS61108284A (ja) | 1984-11-01 | 1984-11-01 | スイツチ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61108284A (ja) |
-
1984
- 1984-11-01 JP JP22894484A patent/JPS61108284A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4805165A (en) | Time division multiplex data transmission method and apparatus | |
| EP0155025B1 (en) | Digital switching network for switching signals of different bit rates | |
| US3967070A (en) | Memory operation for 3-way communications | |
| EP0126484B1 (en) | Time switch in a time division switching network | |
| US4545053A (en) | Time slot interchanger | |
| JPS61108284A (ja) | スイツチ制御方式 | |
| US4107480A (en) | Pulse code modulated, time division multiplex switching network | |
| US4101737A (en) | Control arrangement in a time-space-time (t-s-t) time division multiple (t.d.m.) telecommunication switching system | |
| JPS6157137A (ja) | 信号処理装置 | |
| US4060698A (en) | Digital switching center | |
| JP3493221B2 (ja) | 通信システム | |
| JP3009745B2 (ja) | 信号情報のチャンネル同期交換の方法 | |
| JPS5814120B2 (ja) | 時分割交換センタ用信号転送方式 | |
| US3784751A (en) | Pdm-tdm switching matrix | |
| JP2997279B2 (ja) | 時分割通話路 | |
| JPH0113800B2 (ja) | ||
| JPH01176197A (ja) | 時分割多元交換方式 | |
| JPS6070896A (ja) | 通話路装置 | |
| JPH0654908B2 (ja) | 多元交換方式 | |
| JPH01141499A (ja) | デイジタル交換装置 | |
| JP2544816B2 (ja) | ディジタル加入者回路のｂチャネル送信部回路 | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JPS6282799A (ja) | 時分割通話路接続方式 | |
| JPS6257399A (ja) | 回線設定方式 | |
| JPH04275797A (ja) | 多重化回線制御方式 |