JPS61111013A - 任意に設定可能な周波数特性を有するデイジタルフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、乗算器と加算器および／または合計器と遅延
素子とを俯えた、任意の周波数特性に設定可能なディジ
タルフィルタに関する。

従来技術 ディジタルフィルタは、例えは、シグナル・プロセッシ
ング２（１９８０Ｌページ２８６〜２８７記載の論文、
デル・し、デ・ビデイ者「ア・スペシャル・メソッドφ
オブＯコニフィシエンド・コンペンセイション・フォー
・アーマイクロプロセッサーコントロールドＱバリアプ
ル・レカーシブ・ディジタル・フィルタ」から公知であ
る。

公知のディジタルフィルタの欠点は、係数の決定が複雑
すぎ、係数の数が多すぎ、そのため大ぎな記憶容量が必
要なことである。そのうえ、＠業に周波数％性設定七行
うためには、係数感度ひいては必要な係数語長が太き丁
きる。

促って本発明の基礎となる課題は、係影會より簡単に計
算でき、且つ計算して記憶しておくべき係Ｅｉ値の数が
僅かな、菅頭に述べた形式のデ、イジタルフィルタを提
供することにある。さらｋ、係数感度および任意の周波
歓特性診定のために要する係数語長上低減すること全目
的とする。

この課題は本発明によれは、 フィルタがＮブロックから成る並列構成ｔ−Ｗし、 各ブロックが１次および／マタは２次の部分フィルタで
あり且つ状態変数フィルタ（状態空間フィルタ）として
構成されており、 １次の部分フィルタにおいて、遅延素子の入力係りまた
は出力係数が任意のフィルタ設定に対していずれも同じ
く１であり、 ２次の部分フィルタにおいて、各々８つの係数のうち２
つの値が同じであり、その際、入力係数と出力係数の積
が両方の遅延素子で同じであり、遅延素子を相互に帰還
接続するための巡回部分の係数が値ならびに極性が等し
く、且つ遅延素子の自己帰還のための係数が等しい構成
の、冒頭に述べた形式のディジタルフィルタにより解決
される。

ｊ　　　　並列Ｉｆｌｔｇ自体は、例えばニス・ニー・
トレンよ １゛　　　ター著「イントロダクション・ツー・ディス
クレーテタイム・シグナル・プロセッシング」ニューヨ
ーク、ジョン・ヴイレイ、１９７６年から公知である。

また係数感度の低い状態祖間構成もそれ自体は、バーネ
ス著「オン・デ・デデイン・オデ・オプテイマル・ステ
ート・スペース・リアリゼイションズ・オデ・セカンド
オーダー・ディジタル・フィルタ設定」工Ｉ！ｉコＺト
ランデアクションズ・オン・サーキツツ・アンド・シス
テムズ、Ｖｏｗ、　ｃＡａ　−３１、Ａ　７１　　Ｊｕ
ｌｙ１９８４から公知である。

しかし、これらの最初の２つの構成、即ち１次ないし２
次の部分フィルタにおける係数に対する規定が含まれて
いる構成の組合わせによりて初めて、冒頭に述べた形式
のディジタルフィルタにとって著しいコスト低減が、殊
に極めて大きな特性変化範囲に用いる場合に達成される
という利点が得られる。

実施例 法に本発明の実施例を図面を用いて詳細に説　　　　′
明する。

第１図は並列構成のディジタルフィルタのブロック回路
図を示す。

第１図において、幾つかの１次の部分フィルタＨ１１〜
Ｈ１Ｌならびに２次の部分フィルタ１ｉ２１〜Ｈ２Ｋが
示されており、これら部分フィルタに入力信号ｕ（１）
が供給され、これら部分フィルタ出力信号と、ｄで１み
付けされ次入力信号とから合計器を用いて出力信号ｙ（
りが合成される。このフィルタの伝達間１！Ｈ（Ｚ）は
次式で懺わされる。

１次の部分フィルタに対しては、伝達関数Ｈ１１（Ｚ）
＝　　Ｒ１（Ｚ−Ｚｏｏ１）　　で、１　＝　１　・・
・　ＬｌＲｌはＲ１６ネ、まｆｃ　ｚｏｏｘｅ車−２次
のに個のブロックに対しては、伝達関数Ｈ２Ｊｚ）＝＝
　Ｒｋ／　（Ｚ−Ｚｏｏｋ　）　＋　Ｒｋ　／　（Ｚ−
Ｚｏｏ　　ｌｃ　）で、ｚｏｏｋｗｐｋ　、　００８θ
に＋ｊρｋｓｉｎθに１　また＊ ｚｏｏｋ＝ρｃｏｓ０１ｃｍｊρ１ｃａｉｎθｋ、その
際ρには複索２平面における極の位置の値、θには複素
２平面における極の位置の角度、Ｒｋ＝Ｒｋｒ　−）−
ＪＲｋｉは＆Ｘ留数（ｌｃｏｍｐｌｅｃｅ　Ｒｅｓｉｄ
ｕｕｍ）であり、ｒは５Ｉ！数部、１は虚数部を示す。

共役複素留＠　（ｋｏｎｊｕｇｉｅｒｔ　ｋｏｍｐｌｅ
ｘｅ　Ｒｅｓｉｄｕｕｍ　）はＲｋ　ｘ　Ｒｌｃｒ　−
ＪＲｋ１、 第２図には、入力−ｉ　ｕ　（１）と出力ｔｙ（りとを
Ｍする可変フィルタＤＦが示されている。制御部ｓｔｙ
用いて、ディジタルフィルタの変化のためのシステムパ
ラメータがこのディジタルフィルタに入力される。制御
部は、種々異なるシステムパラメータが記憶されている
大容倉記憶装置として構成することができ、または希蹟
特性全入力することにより柚々の係ｋｘ、＊ｐ、出する
係数計算機として構成してもよい。

第２図の可変ディジタルフィルタは、上記のデル・しお
よびデ・ビデイ著の論文にも記載されているようなフィ
ルタで、次のようなシステムに対する要求がある。

１、システム特性（周波数特性）を、僅かなシステムパ
ラメータによってのみ決めるようにし、これにより大′
４量記憶装飯のための必袂な容シないしは鍾定丁べきパ
ラメータに対するコスト全備かにすべきこと。

２・　システムパラメータの算定が容易であること。即
ち、簡単なアルゴリズムにより行なえること。

６、システム！性が極端な領域Ｋまで亘って変化可能で
あること。このためｋ、小さな係数感度ひいては優れｆ
Ｃ雑音特性か全変化領域に亘って必要である。

４、フィルタ部分システムが寄住振動（オーバフローに
基因する撮動、リミットサイクル）の影Ｖｔ−５：けな
いこと。というのは、変化性ゆえｋ、殊に動作中の切換
時に予期しない障害作用が起きることを考慮しなけれは
ならないからである。

フィルタのための状態空ｋＵｇｔＩｆｔ、は公知である
。

この構成は上記要求６および４を第１図の構造上用いて
満たすものである（バーネスによる２次の部分フィルタ
参照）。しかしこの構成は多くの乗算器七歎し、それら
の係数はほとんどすべて異なっている。

第３ａ図および第６ｂ図は、公知の、感度の最適な１次
および２次の部分フィルタに対する状態空間構成を示す
。第６ｂ図の２次の部分フィルタの係数は、バーネスの
方式に従って算定される。その際７つの異なる係数が住
じる。１次の部分フィルタの場合は、６つの異なる係数
値が生じる。

本発明によるディジタルフィルタの１次の部分フィルタ
は、単に２つの可変の、簡単に決定できる係数しか必要
でないという利点を有する。

２次の部分フィルタの場合、単に４つの値の異なる係数
値を算定すれはよく、その際最適感度に対するバーネス
による条件ａ１１に−ａ２２におよびｂｌに−ｃｌｋｘ
ｂ２に−ａ２ｋが＃たされ、従って任意の係数り定のた
めに都合の良い雑音特性も生じる。

注目丁べぎことは、どのような形式のスゲ−リングによ
っても、先に述べたような、係数記憶場所の数が最少に
なる４１！Ｆ性ケあきらめなければならないことである
。従って、固定ｌｂｉ点法の場合、係数語長をスケーリ
ングされない係数値に整合するようにするか、ないしは
、所望のフィルタ変化領域に対して十分大きく選ぶべき
で多・る。浮動小仏点法の地合はこの点について全く考
慮しなくてよい。なぜなら、この形式の装狐は七れ自体
でスケーリングされており、つまりはっきりとし几スケ
ーリングは必要ないからである。

第６ａ図には、１つの遅延要素ＶＺから成る１次の部分
フィルタが示されており、この遅延要素は関数ｚ−１Ｋ
より１クロック時間遅延され、また係数値δ１で１み付
けされる自己帰還ループｔＯＷする。入力量ｕ（１）は
、係数値ｂ１で１み伺けされ、自己帰還ループ音用いて
加算器を介して加算されてから、遅延要素ＶＺの入力量
」に供給される。遅延要素の出力値は、係数値Ｃ１でｌ
み付けされて出力ｉｔ７ｍ（り奮住じる。

第６ｂ図は、２つの遅延要素ｖｚ１およびｖｚ２’を有
する２次の部分フィルタ全示し、これら遅延要素は各々
ａ１１にないしＲ２２にで１み付けされる自己帰還ルー
プと、一方の遅延要素の出力側から他方の遅延要素の入
力側への、Ｒ１２にないしＩＩＬ２１　ｋで１み付けさ
れる相互帰還ループと′に有する。この２次の部分フィ
ルタはさらｋ、２つの合計器と加シー器と？有しており
、合計器により、係ａｂ１にないし’ｂ２にで１み付け
された入力信号ｕ（１）か帰還値と合計され、加算器に
より遅延要素の出力値が係数［ｉ　Ｃ１にないし０２に
で１み付けされて、出力信号７ｍ（１）’を形成するた
めに互いに加ν、される。

このとき１次の部分フィルタの係数値は、１）：Ｌ＝Ｒ
１、かつ　Ｃ１＝１またはｂｌｏｌ、かつＱｌ、！Ｒ：
Ｌ、なおＲ１は既述のように留歓である。

１３ｂ図の部分フィルタに対しては、次の４つの係数変
形例が該邑する。

【図面の簡単な説明】

第１図は並列構成のディジタルフィルタのブＩ　　　ロ
ック回路図、第２図は可変ディジタルフィルタのブロッ
ク回路図、第６ａ図は１次の部分フィルタの実施例の詳
細なブロック回路図１．第６′ｂ図は２次の部分フィル
タの実施例の詳細なゾロツク回路図である。 ＶＺ、ＶＺｌ、ＶＺ２−・遅延要素、ｂｌ、ｂｌｈ。 １）２ｋ・・・入力係数、ｃｌ、ｅｌｋ、ｃ２ｋ・・・
出力係数、ａｌｌｋ、ａ２２ｋ・・・自己帰還係数、ａ
１２ｋ、ａ２１１ｃ・・・相互帰還係数ロロ ％ＩＩ ＋０＋′。 ◆ ×× ◆◆ シー　　　　　　　　　　　□ ＾　＾　　　　　　　　　　　　　　Ｃコココ Ｃフ ー。 へ 人

Claims (1)

1. 【特許請求の範囲】 １、乗算器と、加算器および／または合計器と遅延素子
   とを備えた、任意に設定可能な周波数特性を有するデイ
   ジタルフイルタにおいて、フイルタがＮブロツクから成
   る並列構成を 有し、 各ブロツクが１次および／または２次の部 分フイルタであり且つ状態変数フイルタ（状態空間フイ
   ルタ）として構成されており、 １次の部分フイルタにおいて、遅延素子 （ＶＺ）の入力係数（ｂ１）または出力係数（Ｃ１）が
   任意のフイルタ設定に対していずれも同じく１であり、 ２次の部分フイルタにおいて、各々８つの 係数のうち２つの値が同じであり、その際、入力係数と
   出力係数の積（ｂ１ｋ・ｃ１ｋ、ｂ２ｋ・ｃ２ｋ）が両
   方の遅延素子（ＶＺ１、ＶＺ２）で同じであり、遅延素
   子（ＶＺ１、ＶＺ２）を相互に帰還接続するための巡回
   部分の係数（ａ１２ｋ、ａ２１ｋ）の値ならびに極性が
   互いに等しく、且つ遅延素子（ＶＺ１、ＶＺ２）の自己
   帰還のための係数（ａ１１ｋ、ａ２２ｋ）が同じである
   ことを特徴とする、任意に設定可能な周波数特性を有す
   るデイジタルフイルタ。 ２、２次の部分フイルタにおける遅延要素 （ＶＺ１、ＶＺ２）の入力係数（ｂ１ｋ、ｂ２ｋ）が、
   各々他方の遅延要素（ＶＺ２、ＶＺ１）の出力係数（ｃ
   ２ｋ、ｃ１ｋ）と値が同じである特許請求の範囲第１項
   記載のデイジタルフイルタ。 ３、２次の部分フイルタに対する係数が次のように決め
   られている、即ち： 遅延要素（ＶＺ１、ＶＺ２）の自己帰還の ための巡回部分の係数（ａ１１ｋ、ａ２２ｋ）の値がｚ
   平面領域における極の位置の実数部と同じであり、 遅延要素（ＶＺ１、ＶＺ２）の相互帰還の ための巡回部分の係数（ａ１２ｋ、ａ２１ｋ）の値がｚ
   平面領域における極の位置の虚数部と同じであり、 遅延要素（ＶＺ１、ＶＺ２）の入力係数 （ｂ１ｋ、ｂ２ｋ）および出力係数（ｃ１ｋ、ｃ２ｋ）
   の値が、もつぱら、伝達関数（トランスミツタンス）ま
   たは特性関数の部分分数展開（Ｈ＿（＿ｚ＿）＝Ｙ＿（
   ＿ｚ＿）／Ｕ＿（＿ｚ＿））の留数により決定される、 特許請求の範囲第２項記載のデイジタルフイルタ。 ４、係数が次の値を有する： ａ１１ｋ＝ａ２２ｋ＝ρｋ・ｃｏｓθｋ ａ２１ｋ＝−ａ１２ｋ＝ρｋ・ｓｉｎθｋ ｂ１ｋ＝ｃ２ｋ＝±√（｜Ｒｋ｜−Ｒｋｉ）ｂ２ｋ＝ｃ
   １ｋ＝±ｓｉｇｎ（Ｒｋｒ）・√（｜Ｒｋ｜＋Ｒｋｉ）
   特許請求の範囲第３項記載のデイジタルフイルタ。 ５、係数が次の値を有する： ａ１１ｋ＝ａ１２ｋ＝ρｋ・ｃｏｓθｋ ａ１２ｋ＝−ａ２１ｋ＝ρｋ・ｓｉｎθｋ ｂ１ｋ＝−ｃ２ｋ＝±√（｜Ｒｋ｜−Ｒｋｉ）ｂ２ｋ＝
   −ｃ１ｋ＝±ｓｉｇｎ（Ｒｋｒ）・√（｜Ｒｋ｜＋Ｒｋ
   ｉ）特許請求の範囲第３項記載のデイジタルフイルタ。 ６、係数が次の値を有する： ａ１１ｋ＝ａ２２ｋ＝ρｋ・ｃｏｓθｋ ａ１２ｋ＝−ａ２１ｋ＝ρｋ・ｓｉｎθｋ ｂ１ｋ＝ｃ２ｋ＝±ｓｉｇｎ（Ｒｋｒ）・√（｜Ｒｋ｜
   ＋Ｒｋｉ）ｂ２ｋ＝ｃ１ｋ＝±√（｜Ｒｋ｜−Ｒｋｉ）
   特許請求の範囲第３項記載のデイジタルフイルタ。 ７、係数が次の値を有する： ａ１１ｋ＝ａ２２ｋ＝ρｋ・ｃｏｓθｋ ａ２１ｋ＝−ａ１２ｋ＝ρｋ・ｓｉｎθｋ ｂ１ｋ＝−ｃ２ｋ＝±ｓｉｇｎ（Ｒｋｒ）√（｜Ｒｋ｜
   ＋Ｒｋｉ）ｂ２ｋ＝−ｃ１ｋ＝■√（｜Ｒｋ｜−Ｒｋｉ
   ）特許請求の範囲第３項記載のデイジタルフイルタ。 ８、１次の部分フイルタにおいて、１に等しくない入力
   係数（ｂ１）または出力係数（ｃ１）か、ｂ１・ｃ１＝
   Ｒ１に従つて値Ｒ１を用いて決定される特許請求の範囲
   第１項から第７項までのいずれか１項記載のデイジタル
   フイルタ。 ９、乗算器および合計器または加算器および遅延要素に
   おける信号処理が浮動小数点演算方式で行なわれる特許
   請求の範囲第１項から第８項までのいずれか１項記載の
   デイジタルフイルタ。