JPH0365048B2 - - Google Patents
Info
- Publication number
- JPH0365048B2 JPH0365048B2 JP6026483A JP6026483A JPH0365048B2 JP H0365048 B2 JPH0365048 B2 JP H0365048B2 JP 6026483 A JP6026483 A JP 6026483A JP 6026483 A JP6026483 A JP 6026483A JP H0365048 B2 JPH0365048 B2 JP H0365048B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- equation
- output
- smoothing
- addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル信号処理装置に関する。
デイジタル信号の微分フイルタリング操作、平
滑操作は波形自動計測、デイジタル画像処理など
の分野において基本的な演算処理の一つである。
一般に離散的な時系列信号のデイジタルフイルタ
リング処理においては、乗除算処理が必要とされ
ている。例えばミニコンピユータやマイクロコン
ピユータによつてソフトウエアで、上記フイルタ
を実現し、しかも良好な低域周波数特性を得るた
めには、精度が要求される小数点データの係数お
よび、その乗除算の繰り返し演算が必要とされ、
処理時間がかかり、実用に供しにくいという問題
があつた。他方、上記フイルタをハードウエアで
実現した場合でも乗除算回路が必要とされるた
め、複雑な回路構成となり、さらに、フイルタの
演算速度が、データの長さに影響されるという欠
点があつた。
滑操作は波形自動計測、デイジタル画像処理など
の分野において基本的な演算処理の一つである。
一般に離散的な時系列信号のデイジタルフイルタ
リング処理においては、乗除算処理が必要とされ
ている。例えばミニコンピユータやマイクロコン
ピユータによつてソフトウエアで、上記フイルタ
を実現し、しかも良好な低域周波数特性を得るた
めには、精度が要求される小数点データの係数お
よび、その乗除算の繰り返し演算が必要とされ、
処理時間がかかり、実用に供しにくいという問題
があつた。他方、上記フイルタをハードウエアで
実現した場合でも乗除算回路が必要とされるた
め、複雑な回路構成となり、さらに、フイルタの
演算速度が、データの長さに影響されるという欠
点があつた。
また、平滑化操作と微分操作の両操作をソフト
ウエアで実現する場合には異なるソフトウエア構
成となるため、それだけメモリ占有し、ソフトウ
エアの実行効率も落ちていた。さらに、上記両操
作をハードウエアで実現する場合には２つの異な
つた回路構成が必要となり、素子数が多くなると
いう欠点がある。
ウエアで実現する場合には異なるソフトウエア構
成となるため、それだけメモリ占有し、ソフトウ
エアの実行効率も落ちていた。さらに、上記両操
作をハードウエアで実現する場合には２つの異な
つた回路構成が必要となり、素子数が多くなると
いう欠点がある。
さらに上記のような時系列信号には、通常、広
帯域雑音が重畳しており、そのフイルタリング操
作、特に多段（高次）フイルタリングは難かしい
とされていた。
帯域雑音が重畳しており、そのフイルタリング操
作、特に多段（高次）フイルタリングは難かしい
とされていた。
本発明の目的は、従来の微分フイルタリング平
滑化に関する信号処理方式に比較して、単純な手
段で構成でき、さらに低域特性の良好な高速デイ
ジタル微分、平滑化処理の２つの機能が同一構成
で実現できる信号処理装置を提供することであ
る。
滑化に関する信号処理方式に比較して、単純な手
段で構成でき、さらに低域特性の良好な高速デイ
ジタル微分、平滑化処理の２つの機能が同一構成
で実現できる信号処理装置を提供することであ
る。
本発明によれば、時系列中にサンプリングされ
たデイジタル信号を遅延して、第１の信号を中心
として時系列的に前後に等間隔である第２と第３
の信号を一対として予め定めた数の対の信号を出
力する遅延手段と、前記第１の信号と、０又は１
の値をとる第１の係数信号とを乗算する第１の乗
算手段と、前記第２の信号と、＋１又は−１の値
をとる第２の係数信号とを乗算する第２の乗算手
段と、前記第３の信号と前記第２の乗算手段の出
力とを加算する第１の加算手段と、前記第１の加
算手段の出力と、前記第２又は第３の信号の時
間々隔に対応して０又は１の値をとる第２の係数
信号とを乗算する第３の乗算手段とを有する基本
回路を前記予め定めた数だけ設けるとともに、こ
れら基本回路の出力を加算する第２の加算手段
と、前記第１の乗算手段の出力と前記第２の加算
手段の出力とを加算する第３の加算手段とを具備
し、低域微分特性と、平滑化特性が同一の構成で
実現できる信号処理装置が得られる。
たデイジタル信号を遅延して、第１の信号を中心
として時系列的に前後に等間隔である第２と第３
の信号を一対として予め定めた数の対の信号を出
力する遅延手段と、前記第１の信号と、０又は１
の値をとる第１の係数信号とを乗算する第１の乗
算手段と、前記第２の信号と、＋１又は−１の値
をとる第２の係数信号とを乗算する第２の乗算手
段と、前記第３の信号と前記第２の乗算手段の出
力とを加算する第１の加算手段と、前記第１の加
算手段の出力と、前記第２又は第３の信号の時
間々隔に対応して０又は１の値をとる第２の係数
信号とを乗算する第３の乗算手段とを有する基本
回路を前記予め定めた数だけ設けるとともに、こ
れら基本回路の出力を加算する第２の加算手段
と、前記第１の乗算手段の出力と前記第２の加算
手段の出力とを加算する第３の加算手段とを具備
し、低域微分特性と、平滑化特性が同一の構成で
実現できる信号処理装置が得られる。
次に本発明を詳細に説明してゆく。低域微分処
理における理想周波数特性は式(1)で与えられる。
理における理想周波数特性は式(1)で与えられる。
H〓(1)（ω）＝jω ｜ω｜≦απ
０ απ＜｜ω｜＜π (1)
ここでαπ（０＜α＜１）はカツトオフ周波数を
示し、サンプリング周期はＴ＝１と仮定してい
る。
示し、サンプリング周期はＴ＝１と仮定してい
る。
この周波数特性を図１に示す。式(1)で表現され
た特性を非巡回対称型FIRフイルタで近似した場
合、その周波数特性は、式(2)で与えられる。
た特性を非巡回対称型FIRフイルタで近似した場
合、その周波数特性は、式(2)で与えられる。
F(1)（ω）＝ｊP
〓n=1 o
sinω (2)
式(2)を時間域で表現すると、１次微分フイルタ
リングの出力信号系列yk (1)は式(3)の如く、入力信
号系列xkの中心差分の線形和として表現される。
リングの出力信号系列yk (1)は式(3)の如く、入力信
号系列xkの中心差分の線形和として表現される。
yk (1)＝ｄ／２P
〓n=1
ho（xk+o−xk-o） (3)
ここでｈh＝ｄ・ho、ｄ＝１／P
〓n=1
（ｎ・ho）Ｔ
を示す。式(3)においてはｄはスケールフアクタ
（定数）であつて、式(3)の差分演算には無関係で
あるので、実際の演算では考慮する必要がない。
さらに、式(3)において、hoを“０”ないしは
“１”と設定すれば式(3)は、差分演算のみで１次
微分特性が実現できることを示している。
を示す。式(3)においてはｄはスケールフアクタ
（定数）であつて、式(3)の差分演算には無関係で
あるので、実際の演算では考慮する必要がない。
さらに、式(3)において、hoを“０”ないしは
“１”と設定すれば式(3)は、差分演算のみで１次
微分特性が実現できることを示している。
次に平滑処理における周波数特性を、式(4)で表
現する。
現する。
F(m)（ω）＝ｈ0 (m)＋２P
〓n=1 o (m)
cos（nω） (4)
式(4)を時間域で表現すると平滑化処理出力信号
yk (m)は式(5)の如く、入力信号系列xk-とxkを中心
とした時間的に対称な信号系列の線形和として表
現される。
yk (m)は式(5)の如く、入力信号系列xk-とxkを中心
とした時間的に対称な信号系列の線形和として表
現される。
y(m) k＝h0 (m)xk＋P
〓n=1
ho (m)（xk+o＋xk-o） (5)
ここでｈ(o) (m)＝ｄ・ho (m)、ｄ＝１／P
〓n=-P
ho (m)を
示す。式(5)において、ｄはスケールフアクタ（定
数）であり、ho (m)を“０”ないしは“１”とする
と、式(5)は単純な線形和のみで、平滑特性が実現
できることを示している。
示す。式(5)において、ｄはスケールフアクタ（定
数）であり、ho (m)を“０”ないしは“１”とする
と、式(5)は単純な線形和のみで、平滑特性が実現
できることを示している。
ここで、式(3)の差分の項（xk+o−xk-o）に注目
すると式(5)の線形和の項（xk+o＋xk-o）は式(3)中
の第２項の時系列信号xk-oの符号を変換すること
に相当している。これは式(5)に基づく平滑化操作
が式(3)で表わされる微分操作のうち、減算操作加
算操作に置換し、h0に相当する項を加算すること
で実現することを示している。この減算操作と加
算操作との選択を外部信号により切り換え、選択
できる構成を図２に示す。図２に示された構成
に、加算装置および信号遅延装置を接続すること
で、式(3)および式(5)で示された微分および平滑処
理に併用できる信号処理装置が実現できる。
すると式(5)の線形和の項（xk+o＋xk-o）は式(3)中
の第２項の時系列信号xk-oの符号を変換すること
に相当している。これは式(5)に基づく平滑化操作
が式(3)で表わされる微分操作のうち、減算操作加
算操作に置換し、h0に相当する項を加算すること
で実現することを示している。この減算操作と加
算操作との選択を外部信号により切り換え、選択
できる構成を図２に示す。図２に示された構成
に、加算装置および信号遅延装置を接続すること
で、式(3)および式(5)で示された微分および平滑処
理に併用できる信号処理装置が実現できる。
本信号処理装置は、式(3)および式(5)により一般
的に式(6)で表現される。
的に式(6)で表現される。
yk＝h0xk＋P
〓n=1
ho（xk+o＋ｊ・xk-o） (6)
ここでho
h0＝０ないしは１ ｊ＝±１である
上述した原理に基づき、式(6)においてｐ＝４の
場合の実施例を図３に示す。図３において、信号
遅延装置（シフトレジスタ）１からは、時系列デ
イジタル信号をクロツクに従つて、一定時刻遅延
された信号が出力として得られる。動作について
説明してゆくと、クロツク信号CKに依つて、信
号遅延装置１から出力された時刻ｋ−ｎの信号
xk-oは、排他的論理演算装置２に入力される。
場合の実施例を図３に示す。図３において、信号
遅延装置（シフトレジスタ）１からは、時系列デ
イジタル信号をクロツクに従つて、一定時刻遅延
された信号が出力として得られる。動作について
説明してゆくと、クロツク信号CKに依つて、信
号遅延装置１から出力された時刻ｋ−ｎの信号
xk-oは、排他的論理演算装置２に入力される。
一方、信号Ｊが排他的論理演算装置２に入力さ
れることにより、時刻ｋ＋ｎの信号xk+oとxk-oの
信号との加算ないしは減算動作が決定される。す
なわち、Ｊの信号によつて微分特性あるいは平滑
化特性の選択が行われる。加算装置３で排他的論
理演算装置２からの出力信号と信号遅延装置１か
らの出力信号が加算され、論理積演算装置４にお
いて、係数ho（“０”ないしは“１”）との論理積
演算が行われる。
れることにより、時刻ｋ＋ｎの信号xk+oとxk-oの
信号との加算ないしは減算動作が決定される。す
なわち、Ｊの信号によつて微分特性あるいは平滑
化特性の選択が行われる。加算装置３で排他的論
理演算装置２からの出力信号と信号遅延装置１か
らの出力信号が加算され、論理積演算装置４にお
いて、係数ho（“０”ないしは“１”）との論理積
演算が行われる。
加算装置５，６，７は論理積演算装置４からの
出力信号を式(6)における第２項目の線形和に相当
する、繰り返し演算を行う。ここで、各入力端子
５ａ，５ｂ，６ａ，６ｂには、それぞれシフトレ
ジスタから出力される時間的対称位置にある２つ
の信号が入力される。加算装置８には時刻ｋに相
当する信号xkに係数h0を乗じた信号を加算装置７
からの出力信号に加算するものであり、本信号処
理方式で平滑特性が要求される場合に必要な加算
装置である。
出力信号を式(6)における第２項目の線形和に相当
する、繰り返し演算を行う。ここで、各入力端子
５ａ，５ｂ，６ａ，６ｂには、それぞれシフトレ
ジスタから出力される時間的対称位置にある２つ
の信号が入力される。加算装置８には時刻ｋに相
当する信号xkに係数h0を乗じた信号を加算装置７
からの出力信号に加算するものであり、本信号処
理方式で平滑特性が要求される場合に必要な加算
装置である。
こうして加算装置８で加算された出力信号ykが
微分フイルタリング出力あるいは、平滑化フイル
タリング出力信号となる。
微分フイルタリング出力あるいは、平滑化フイル
タリング出力信号となる。
以上、本発明に依ると、従来の方式に比べて次
の様な効果が得られる。(1)公知のデイジタルフイ
ルタに比較して、本方式は乗除算演算処理を必要
としないため、高速な信号処理が可能で、殆んど
実時間で、フイルタリング出力を得ることが可能
である。(2)本方式は、加減算、論理演算のみで構
成されるので、集積回路化が容易に実現できる。
(3)時系列信号の微分操作と平滑操作を同一の構成
で処理することが可能である。(4)外部からのパラ
メータ指定のみで、同一構成素子を微分フイルタ
と平滑化フイルタとして利用できるので信号処理
装置全体としての素子数を減らすことが可能であ
る。(5)係数を適宜選択することで同一構成のまま
多種に亘る特性を持つた微分フイルタ、平滑化フ
イルタが実現できる。(6)処理対象時系列信号のビ
ツト数を増加する場合、本方式を並列に接続する
ことで実現できる。また、データ長が長くなるこ
とによる演算速度の遅れを生じない。
の様な効果が得られる。(1)公知のデイジタルフイ
ルタに比較して、本方式は乗除算演算処理を必要
としないため、高速な信号処理が可能で、殆んど
実時間で、フイルタリング出力を得ることが可能
である。(2)本方式は、加減算、論理演算のみで構
成されるので、集積回路化が容易に実現できる。
(3)時系列信号の微分操作と平滑操作を同一の構成
で処理することが可能である。(4)外部からのパラ
メータ指定のみで、同一構成素子を微分フイルタ
と平滑化フイルタとして利用できるので信号処理
装置全体としての素子数を減らすことが可能であ
る。(5)係数を適宜選択することで同一構成のまま
多種に亘る特性を持つた微分フイルタ、平滑化フ
イルタが実現できる。(6)処理対象時系列信号のビ
ツト数を増加する場合、本方式を並列に接続する
ことで実現できる。また、データ長が長くなるこ
とによる演算速度の遅れを生じない。
図１は理想低域微分周波数特性を示す図、図２
は外部信号による切り換えにより減算操作と加算
操作とを選択つきる構成例を示す図、図３は本発
明の一実施例を示す図。
は外部信号による切り換えにより減算操作と加算
操作とを選択つきる構成例を示す図、図３は本発
明の一実施例を示す図。
Claims (1)
- １ 時系列的にサンプリングされたデイジタル信
号を遅延して、第１の信号を中心として時系列的
に前後に等間隔である第２と第３の信号を一対と
して予め定めた数の対の信号を出力する遅延手段
と、前記第１の信号と、０又は１の値をとる第１
の係数信号とを乗算する第１の乗算手段と、前記
第２の信号と、＋１又は−１の値をとる第２の係
数信号とを乗算する第２の乗算手段と、前記第３
の信号と前記第２の乗算手段の出力とを加算する
第１の加算手段と、前記第１の加算手段の出力
と、前記第２又は第３の信号の時間々隔に対応し
て０又は１の値をとる第２の係数信号とを乗算す
る第３の乗算手段とを有する基本回路を前記予め
定めた数だけ設けるとともに、これら基本回路の
出力を加算する第２の加算手段と、前記第１の乗
算手段の出力と前記第２の加算手段の出力とを加
算する第３の加算手段とを備えて成り、前記第２
の係数信号の値に応じて前記デイジタル信号の微
分処理および平滑処理のいずれか一方を選択的に
実行することを特徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026483A JPS59185422A (ja) | 1983-04-06 | 1983-04-06 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026483A JPS59185422A (ja) | 1983-04-06 | 1983-04-06 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59185422A JPS59185422A (ja) | 1984-10-22 |
| JPH0365048B2 true JPH0365048B2 (ja) | 1991-10-09 |
Family
ID=13137114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6026483A Granted JPS59185422A (ja) | 1983-04-06 | 1983-04-06 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59185422A (ja) |
-
1983
- 1983-04-06 JP JP6026483A patent/JPS59185422A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59185422A (ja) | 1984-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475628A (en) | Asynchronous digital sample rate converter | |
| JPH0340972B2 (ja) | ||
| JPH01144732A (ja) | 半帯域幅デジタルフィルタ | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| US4794556A (en) | Method and apparatus for sampling in-phase and quadrature components | |
| US6486813B1 (en) | Oversampling circuit digital/analog converter | |
| JPH0365048B2 (ja) | ||
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| US20020049797A1 (en) | Programmable filter architecture | |
| US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
| JPH0590897A (ja) | オーバーサンプリングフイルタ回路 | |
| US6448918B1 (en) | Digital/analog converter | |
| JP2005020554A (ja) | デジタルフィルタ | |
| EP1195691A1 (en) | Interpolation circuit | |
| JPS6118212A (ja) | デイジタルフイルタ | |
| KR100195220B1 (ko) | 저역통과 iir 필터의 설계방법 및 이에 적합한저역통과iir필터 | |
| US20020049799A1 (en) | Parallel implementation for digital infinite impulse response filter | |
| SU1056208A1 (ru) | Широтно-импульсный функциональный преобразователь | |
| KR0133403B1 (ko) | 대칭계수를 갖는 일차원 유한충격응답(fir) 필터 | |
| JP2001177414A (ja) | オーバーサンプリング処理回路およびデジタル−アナログ変換器 | |
| JPS6242609A (ja) | 間引き補間装置 | |
| JPH0334246B2 (ja) | ||
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| Aikawa et al. | Kernel with block structure for sampling rate converter | |
| JPS6290017A (ja) | デイジタルロ−ルオフフイルタ |