JPS61119073A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS61119073A JPS61119073A JP59241004A JP24100484A JPS61119073A JP S61119073 A JPS61119073 A JP S61119073A JP 59241004 A JP59241004 A JP 59241004A JP 24100484 A JP24100484 A JP 24100484A JP S61119073 A JPS61119073 A JP S61119073A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- diode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（良業上の利用分動）
本発明はＭＯＳ）ランジスタを有する集積（ロ）路に胸
し、特にＭｏｓト’ｙンジスタを静電気等の外来サージ
電圧に対して保護する保護回路を有するＭＯ８集積回路
に関する。
し、特にＭｏｓト’ｙンジスタを静電気等の外来サージ
電圧に対して保護する保護回路を有するＭＯ８集積回路
に関する。
（従来の技術）
従来の静電気保護回路は、第２図に示すように引出し電
極１に対して、抵抗Ｒ１と各々の電源電位（高電位、低
電位）供給端子に対して設けられたダイオードＤ、、Ｄ
、とを有し、これによって内部回路を保護しているのが
一般的である。この構成では、電極１が入力端子として
これにつながる入力回路だけを、あるいは出力端子とし
てこれにつながる出力回路だけをそれぞれ単独に保護す
る場合、その保護機能充分なものであって優れている。
極１に対して、抵抗Ｒ１と各々の電源電位（高電位、低
電位）供給端子に対して設けられたダイオードＤ、、Ｄ
、とを有し、これによって内部回路を保護しているのが
一般的である。この構成では、電極１が入力端子として
これにつながる入力回路だけを、あるいは出力端子とし
てこれにつながる出力回路だけをそれぞれ単独に保護す
る場合、その保護機能充分なものであって優れている。
しかし、第２図に示すように電極ｌを入出力端子として
これに入力回路（ＰチャネルＭＯＳトランジスタＴＰＩ
とＮチャネルＭＯ８）ランジスタＴＮＩで構成されたイ
ンバータ回路）と出力回路（ＮチャネルＭＯ８）ランジ
スタＴＮ２のオープンドレイン回路）との両方が組合さ
った回路の保護に関しては、問題が生じる。
これに入力回路（ＰチャネルＭＯＳトランジスタＴＰＩ
とＮチャネルＭＯ８）ランジスタＴＮＩで構成されたイ
ンバータ回路）と出力回路（ＮチャネルＭＯ８）ランジ
スタＴＮ２のオープンドレイン回路）との両方が組合さ
った回路の保護に関しては、問題が生じる。
（発明が触法しようとする問題点）
すなわち、トランジスタＴＮ２のオープンドレイン出力
を出力回路機能として使用する場合、一般には、単ＭＯ
８）ランジスタ回路の利点を生かして出力回路の外部負
荷としては、電源電圧よりも高電位な負荷も使用出来る
様に単ＭＯＳトランジスタＴＮ２の設計が成されている
のが一般的である。従来の保論回路を使用すると、第２
図の回路が出力回路として動作した場合（Ｎチャネルト
ランジスタ）ＴＮｚ が動作状態となる）、引出し電極
ｌには電源電圧（ＶＤＤレベル）よりも高い電位（＞Ｖ
ＤＤ ）が印加されることになり、この結果、ダイオー
ドＤ１を通してＶＤＤ側へ大電流が流れて出力回路機能
が誤動作する。一方ダイオードＤ１を削除するとＶＤＤ
に対する保護が無くなるため静電気に弱くなる。
を出力回路機能として使用する場合、一般には、単ＭＯ
８）ランジスタ回路の利点を生かして出力回路の外部負
荷としては、電源電圧よりも高電位な負荷も使用出来る
様に単ＭＯＳトランジスタＴＮ２の設計が成されている
のが一般的である。従来の保論回路を使用すると、第２
図の回路が出力回路として動作した場合（Ｎチャネルト
ランジスタ）ＴＮｚ が動作状態となる）、引出し電極
ｌには電源電圧（ＶＤＤレベル）よりも高い電位（＞Ｖ
ＤＤ ）が印加されることになり、この結果、ダイオー
ドＤ１を通してＶＤＤ側へ大電流が流れて出力回路機能
が誤動作する。一方ダイオードＤ１を削除するとＶＤＤ
に対する保護が無くなるため静電気に弱くなる。
本発明の目的は保護ダイオードを通して電流が流れても
、出力回路機能が語動作を生じない保護回路を提供する
ものである。
、出力回路機能が語動作を生じない保護回路を提供する
ものである。
（問題点を解決するための手段）
本発明は、入力回路と出力回路の間を高抵抗で結合し引
出し電極と電源の高電位レベル間の保護ダイオードを高
抵抗と入力回路間に付加したことを特徴とする。
出し電極と電源の高電位レベル間の保護ダイオードを高
抵抗と入力回路間に付加したことを特徴とする。
（実施例）
以下、本発明の一実施例を示す第１図について詳述する
。ＰチャネルＭＯ８）ランジスタＴＰｌとＮチャネルＭ
Ｏ８）ツンジスタＴＮ□とで構成されたインバータ回路
は入力回路を構成し、このゲート入力と％ ＶＤＤ端子
との間にダイオードＤ３か接続されている。インバータ
回路のゲート入力は、出力回路としてのＮチャネルＭＯ
８）ランジスタのオープンドレイン出力に高抵抗几、を
介してさらに結合されている。入力端子となり得る引出
し電極１と電源の低電位レベル（ＧＮＤレベル）との間
にダイオードＤ４が接続されている。
。ＰチャネルＭＯ８）ランジスタＴＰｌとＮチャネルＭ
Ｏ８）ツンジスタＴＮ□とで構成されたインバータ回路
は入力回路を構成し、このゲート入力と％ ＶＤＤ端子
との間にダイオードＤ３か接続されている。インバータ
回路のゲート入力は、出力回路としてのＮチャネルＭＯ
８）ランジスタのオープンドレイン出力に高抵抗几、を
介してさらに結合されている。入力端子となり得る引出
し電極１と電源の低電位レベル（ＧＮＤレベル）との間
にダイオードＤ４が接続されている。
今、ＮチャネルＭＯ８トｊンジスタ’Ｉ’Ｎｚが動作し
た場合、ａ点の電位は、ＶＤＤ電位よりも大きくなり得
る。したがりて、外付の負荷回路からの電流経路は抵抗
几、→ダイオードＤ、→ダイオードの内部抵抗几、→Ｖ
ＤＤ端子となり、この経路を介して電流が流れることに
なる。ところが、抵抗比、は高抵抗であるため、電流制
限をしてＮチャネルＭＯ８１１ンジスタＴＮ２の機能を
正常動作状態に保持する。また、保吸機能に対しては第
２図のものと実質的に変わらないことは熱論である。
た場合、ａ点の電位は、ＶＤＤ電位よりも大きくなり得
る。したがりて、外付の負荷回路からの電流経路は抵抗
几、→ダイオードＤ、→ダイオードの内部抵抗几、→Ｖ
ＤＤ端子となり、この経路を介して電流が流れることに
なる。ところが、抵抗比、は高抵抗であるため、電流制
限をしてＮチャネルＭＯ８１１ンジスタＴＮ２の機能を
正常動作状態に保持する。また、保吸機能に対しては第
２図のものと実質的に変わらないことは熱論である。
（発明の効果）
本発明の様な保護回路を利用することにより、入力・出
力混合回路の静電気に対する保護が可能となる。
力混合回路の静電気に対する保護が可能となる。
第１図は本発明の一実施例を示す等価回路図、第２図は
従来例を示す等価回路図である。 １・・・・・・引出し電極、几、、Ｒ，、Ｒ＋、・・・
・・・抵抗、Ｄｌ、Ｄ、、Ｄ、、Ｄ、・・・・・・ダイ
オード％ＴＰｌ ・・・・・・ＰチャネルＭＯ８）う
／ジスタ、ＴＮ １ ＋ ＴＮ ２ ・・・・・・Ｎチ
ャネルＭＯ８）ランジスタ。 又じ ＶＤＤ 朧 ２ 習
従来例を示す等価回路図である。 １・・・・・・引出し電極、几、、Ｒ，、Ｒ＋、・・・
・・・抵抗、Ｄｌ、Ｄ、、Ｄ、、Ｄ、・・・・・・ダイ
オード％ＴＰｌ ・・・・・・ＰチャネルＭＯ８）う
／ジスタ、ＴＮ １ ＋ ＴＮ ２ ・・・・・・Ｎチ
ャネルＭＯ８）ランジスタ。 又じ ＶＤＤ 朧 ２ 習
Claims (1)
- 同一の外部引出し電極に入力および出力回路が接続さ
れて前記電極が入出力端子となり得る集積回路において
、前記入力回路の入力端と前記出力回路の出力端とが抵
抗を介して結合され、前記入力回路の入力端と電源の一
方との間に第１のダイオードが付加され、前記出力回路
の出力端と電源の他方との間に第２のダイオードが付加
され、前記出力回路の出力端が前記引出し電極に結合さ
れていることを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241004A JPS61119073A (ja) | 1984-11-15 | 1984-11-15 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241004A JPS61119073A (ja) | 1984-11-15 | 1984-11-15 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61119073A true JPS61119073A (ja) | 1986-06-06 |
Family
ID=17067896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59241004A Pending JPS61119073A (ja) | 1984-11-15 | 1984-11-15 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61119073A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269660A (ja) * | 1985-09-24 | 1987-03-30 | Toshiba Corp | 静電保護回路 |
| EP0675543A3 (en) * | 1994-03-31 | 1996-10-16 | Seiko Instr Inc | Semiconductor device with a protective agent and manufacturing process. |
| US7233466B2 (en) | 2002-08-02 | 2007-06-19 | Nec Electronics Corporation | Input protection circuit |
| JP2008008604A (ja) * | 2006-06-02 | 2008-01-17 | Daikin Ind Ltd | 冷媒配管構造及び空気調和装置 |
-
1984
- 1984-11-15 JP JP59241004A patent/JPS61119073A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269660A (ja) * | 1985-09-24 | 1987-03-30 | Toshiba Corp | 静電保護回路 |
| EP0675543A3 (en) * | 1994-03-31 | 1996-10-16 | Seiko Instr Inc | Semiconductor device with a protective agent and manufacturing process. |
| US7233466B2 (en) | 2002-08-02 | 2007-06-19 | Nec Electronics Corporation | Input protection circuit |
| JP2008008604A (ja) * | 2006-06-02 | 2008-01-17 | Daikin Ind Ltd | 冷媒配管構造及び空気調和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2922424B2 (ja) | 出力回路 | |
| EP0459422A2 (en) | Data output circuit of semiconductor device | |
| EP0130079B1 (en) | Mos high current output buffer | |
| JP2959449B2 (ja) | 出力回路 | |
| US11249118B2 (en) | Current sensing circuit | |
| JPS61119073A (ja) | 集積回路 | |
| JPH03116864A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JP2004222119A (ja) | 半導体集積回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JPH0563540A (ja) | 入力回路 | |
| TW202242590A (zh) | 具有自適應機制的電壓轉換電路 | |
| JP2758735B2 (ja) | 論理回路 | |
| JPH04213869A (ja) | 集積回路の端子保護用回路装置 | |
| JP3440972B2 (ja) | サージ保護回路 | |
| JP3455001B2 (ja) | 半導体装置 | |
| JPS58120321A (ja) | 入力回路 | |
| JP2934265B2 (ja) | 相補型ｍｏｓ出力回路 | |
| JPH058584B2 (ja) | ||
| JPH0225108A (ja) | 半導体集積回路 | |
| JPH07183795A (ja) | レベルシフタ | |
| JP2514921B2 (ja) | 半導体集積回路 | |
| JPS6395667A (ja) | 入力保護装置 | |
| KR930001930B1 (ko) | 정전파괴 보호회로 | |
| JPH0426249B2 (ja) | ||
| JPH0669435A (ja) | 入力保護回路、及び半導体集積回路 |