JPS6111973A

JPS6111973A - 自己同期クロツク再生位相同期制御回路

Info

Publication number: JPS6111973A
Application number: JP59132315A
Authority: JP
Inventors: Akira Kobayashi; 明小林
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-06-27
Filing date: 1984-06-27
Publication date: 1986-01-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明は、例えばＣＡＤ　（デジタルオーディオディ
スク）再生装置等の再生速度可変機能を有するデジタル
情報信号再生装置に係り、特に再生信号から自己同期ク
ロック信号を生成し、このクロック信号により再生信号
の位相を制御する自己同期クロック再生位相同期制御回
路の改良に関する。

［発明の技術的背景とその問題点］近時、音響機器の分野では、可及的に高忠実度再生化を
図るために、ＰＣＭ（パルスコードモジュレーション）
技術を°利用して、例えばディスクや磁気テープ等の記
録媒体にオーディオ信号をＰＣＭ変調したデジタル情報
信号を記録しておき、この記録媒体を再生復調すること
により、極めて劣化の少ないオーディオ信号を得ること
のできるデジタル情報信号再生装置が普及されつつある
。

このデジタル情報信号再生装置には、最近再生速度可変
機能が設けられる傾向にあり、再生速度を可変すること
によって再生音のテンポを自由に可変できるようにしよ
うと試みられている。

ここで、上記のような再生速度可変機能を有するデジタ
ル情報信号再生装置の概略的構成について、第５図に示
す光学式デジタル・オーディオ・ディスク再生装置を例
にとって説明する。

すなわち、図中符号１１はディスクで、このディスク１
１はディスクモータ１２によって線速度一定で回転され
ている。このディスク１１の一方面には例えばＥＦＭ方
式、３ＰＭ方式、ＭＦＭ方式等のセルフクロッキング可
能なデジタル変調方式により変調された情報信号が記録
さており、この情報信号は光ピツクアップ１３によって
検出され、プリアンプ１４を介してピックアップサーボ
回路１５に供給される。このピックアップサーボ回路１
６は、周知のように′、ピックアップ１３に対してトラ
ッキングサーボ、フォーカスサーボを施し、またピック
アップ送りモータ１６に対して送りサーボを施すもので
ある。

一方、ピックアップ１３により検出されたアナログパル
ス状の情報信号ＳＲＦは上記プリアンプ１４及びＡＧＣ
増幅器１７により前処理された後、データスライス回路
１８により振幅弁別され、デジタル情報信号ＳＤＫに変
換される。このデジタル情報信号Ｓｏｓは自己同期クロ
ック再生ＰＬＬ　（位相同期制御）回路１９に供給され
ると共に、Ｄ型フリップ７０ツブ（以下Ｄ−ＦＦと記す
）２０を介してデータ復調回路２１に供給される。

ここで、上記自己同期クロック再生ＰＬＬ回路１９は上
記デジタル情報信号ＳＤ″Ｘから自己同期クロック信号
ＳＣＫを再生するもので、このクロック信号ＳｃＫは上
記Ｄ−ＦＦ２０及びデータ復調回路２１の制御入力端に
供給される。つまり、上記デジタル情報信号ＳＤＩはＤ
−ＦＦ２０によりクロック信号ＳｃＫのタイミングで−
Ｈラッチされてデータ復調回路２１に供給される。この
データ復調回路２１は上記自己同期クロック信号　ＳＣ
Ｋによりデジタル情報信号、ＳＤＩから同期パターン５
ｓｙＮｃを検出すると共に、例えばＥＦＭ変調を復調し
てデータ信号ＳＤＫＭＯを取出すもので、この同期パタ
ーン検出信号８８ＹＮＣ及びデータ信号ＳＤＲＭＯは共
にデジタル信号処理回路２２に供給される。

このデジタル信号処理回路２２は、後述するタイミング
クロック生成回路２７からの信号処理用クロック信号　
５ＯＬＫに応じて上記データ信号ＳＤＥＭＯの誤り訂正
補正、デ・インターリーブ等を行ない、データ信号ＳＤ
ＥＭＯをＰＣＭ信号に変換するものである。このＰＣＭ
信号ＳＰＣＭ’はデジタル・アナログ変換（以下ＤＡＣ
と記す）回路２３によって量子化された後、デ・マルチ
プレクサ２４によってＲチャンネル及びＬチャンネルの
各信号に振り分けられ、それぞれサンプルホールド回路
２５ａ　、　２５ｂによって標本化され、ローパスフィ
ルタ２６ａ　、　２６ｂによってアナログ電圧信号に変
換され、再生オーディオ信号ＳＡＲ，ＳＡＬとして外部
出力される。

このような・各回路の動作タイミングの制御信号はタイ
ミングクロック生成回路２７によって生成される。つま
り、このタイミングクロック生成回路２１は速度モード
切換スイッチ２８を介して供給される基準クロック信号
ＳＭＣＬＫから信号処理用クロック信号５ＣＬＫ、ディ
スクモータ１２の回転速度制御用基準クロック信号５Ｒ
ＦＦ、Ｌ−Ｒチャンネル切換制御信号ＳＲＬ、サンプル
ホールドタイミング制御信号ＳＲ，ＳＬ等を生成してそ
れぞれデジタル信号処理回路２２、回転速度制御回路２
９、デ・マルチプレクサ２４、サンプルホールド回路２
５ａ　、　２５ｂに出力するものである。上記回転制御
回路２９は上記データ復調回路２１からの同期パターン
検出信号５ｓｙＮｃをタイミングクロック生成回路２７
からの回転速度制御用基準クロック信号５ＲＦＦと比較
して、両信号　５ｓｙＮｃ　　。

５ＲＦＦが常に一致するように、ディスクモータドライ
ブ回路３０を通じて前記ディスクモータ１２の回転を線
速度一定に制御するものである。

上記速度モード切換スイッチ２８は再生、オーディオ信
号の再生速度をノーマル速度モードとバリアプル速度モ
ードとに切換設定するもので、固定端子Ａには水晶発振
器３１が接続され、固定端子Ｂには電圧側Ｗ発振回路（
以下■Ｃｏ回路と記す）３２が接続されている。つまり
、再生速度をノーマル速度モードに設定する場合、には
このスイッチ２８の可動端子ＣをＡ側に接続して水晶発
振器３１がらの所定の基準周波数ｆＯを有するクロック
信号ＳｆＯを選択してタイミングクロック生成回路２７
に導出させ、またバリアプル速度モードに設定する場合
にはスイッチ２８の可動端子ＣをＢ側に接続してｖＣＯ
回路３２からの設定周波数ｆｖのクロック信号Ｓｆｖを
選択し、タイミングクロック生成回路２７に導出させる
。上記ＶＣｏ回路３２の発振周波数ｆｖを設定するため
の制御電圧Ｖｃは基準電圧子Ｖ１が印加された可変抵抗
ＶＲ及びバッファアンプＯｐよりなる制御電圧生成回路
３３によって生成される。つまり、この制御電圧生成回
路３３は可変抵抗ＶＲの摺動端子を□移動させることに
より制御電圧Ｖｃを自由に設定することが・できるもの
である。

すなわち、上記ＣＤ再生装置は、再生速度を変化させる
場合、アナログスイッチ２８をＡ側に接続してバリアプ
ル速度モードに設定し、制御電圧生成回路３３の可変抵
抗ＶＲを調整して制御電圧Ｖｃを変化させる。このとき
、タイミングクロック生成回路２７の各ｔＩＩＪＩＩＩ
クロック信号周波数が上記ｖｃＯ回路３２の発振周波数
ｆｖに応じて変化し、これに応じてディスクモータ１２
の回転が制御されるため、光ピツクアップ１３の信号検
出速度が変化ｌるようになり、これに応じて自己同期ク
ロック再生ＰＬＬｒｇＪ路１９で生成される自己同期ク
ロック信号Ｓｃにの周波数も変化するようになる。した
がって、デジタル情報信号ＳＤＩは自己同期クロック信
号ＳＣＫの周波数に応じてＤ−ＦＦ２０によりラッチ出
力され、ｖＣ○回路３２の発振周波数ｆｖに応じた再生
速度に位相同期制御されるようになる。

上記のような光学式デジタル・オーディオ・ディスク再
生装置において、以下従来の自己同期クロック再生ＰＬ
Ｌ回路１９について、第６図乃至第８図を参照して説明
する。尚、第６図はその構成を示し、第７図はＰＬＬＶ
ＣＯ回路の特性を示し、第８図は主要回路の各出力波形
を示している。

まず、この自己同期クロック再生ＰＬＬ回路（以下再生
ＰＬＬ回路と略す）１９では、前記データスライス回路
１８からのデジタル情報信号５ｏ−ｔにはクロック情報
が含まれてい、ないため、エツジ検出回路１９１により
デジタル情報信°号ＳＤ１の立ち上がり及び立ち下がり
の検出を行なうことによってクロック情報を含む信号Ｓ
ＲＣを生成する。

そして、このエツジ検出回路１９１の出力ＳＲＣを、位
相比較器１９２により後述するＰＬＬＶＣＯ回蕗１９４
によって得られる発振出力５ｖｃｏが１／Ｎ分周器１９
５によってＮ分周された信号ＳｐＬｃｇと位相比較し、
その差信号ＳｃｏＭｐをローパスフィルタ１９３を介し
て制御電圧Ｖｃ　ＯＮ　Ｔとして上記ＰＬＬＶＣＯ回路
１９４に供給゛する。

ここで、上記ＰＬＬＶＣＯ回路１９４は、抵抗Ｒ１〜Ｒ
５、ツェナーダイオードＤ１、可変容量ダイオードＤ２
　、　Ｄ３　、コイルし、コンデンサＣ１〜Ｃ４及びト
ランジスタＱ１よりなるタラップ゛型ＬＣ発振回路１９
ａ１抵抗Ｒ６、Ｒ７及びトランジスタＱ２よりな葛バッ
ファ回路１９ｂ、コンデンサＣ５、抵抗Ｒ８、Ｒ９及び
トランジスタＱ３よりなるレベル変換回路１９ｃで構成
されるもので、上記制御電圧ＶＣＯＮＴによりクラップ
型ＬＧ発振回路１９ａの発振周波数を可変制御し、その
発振出力をバッファ回路１９ｂを介してレベル変換回路
１９０に供給し、このレベル変換回路１９ｃにより所定
振幅レベルを有する信号に変′換して出力するものであ
る。

つまり、この再生ＰＬＬ回路１９は、上記位相比較器１
９２が２信号ＳＲｃ、５ｐＬｃｘの立ち上がりエツジに
より位相比較を行なうとすれば、基準となる信号ＳＲＣ
の立ち上がりエツジ位相θＲＣに信号　Ｓｐ　Ｌ　Ｏｘ
の立ち上がりエツジ位相θＰＬＣＫが一致するように動
作し、自己同期用クロック信号Ｓｐ　Ｌ　ＣＫを生成す
るものである。

この自己同期用クロック信号Ｓｐ　ｔ、　ｃ　Ｋはイン
バータ１９６によって反転され、前記自己同期クロ、ツ
ク信号Ｓｅｘとして前記Ｄ−ＦＦ２０のクロック入力端
ＣＫ及びデータ復調回路２１の制御入力端に供給される
。

ところで、上記ＰＬＬＶＣＯ回路１９４の動作点は、第
７図に示すように、再生ＰＬＬ回路１９の同期特性すな
わち同期時の発振周波数に対してロックレンジ及びキャ
プチャレンジの上下がほぼ等しくなるように設定されて
いる。光学式デジタル・オーディオ・ディスク再生装置
の再生ＰＬじ回路１９では、規定再生速度における自己
同期クロック信号周波数を４．３２１８　［Ｍｌｈｌに
設定しており、第７図の場合、０〜１０［Ｖ］間で変化
する制御電圧Ｖｃ　ＯＮ　Ｔの中間値５［Ｖ］において
Ｎ分周後の周波数が４．３２１８　［Ｍｌｈｌとなるよ
うにし、制御電圧ＶＣＯＮＴ−５±５［■］の変化に対
してクロック信号Ｓｐ　Ｌ　ＯＫの周波数ｆ’ｐＬｃ＊
が、ｆｐＬｃｘ＝４．３２１８±０．６　　［ＭＨｚ］とな
る特性が得られるようになっている。

ここで、前記タイミングクロック生成回路２７の入力ク
ロックＳＭＣＬＫを、速度モード切換スイッチ２８によ
って、水晶発振器３１より得られる固定周波数ｆＯの信
号ＳｆＯからｆＯ±ｈ％の発振周波数範囲を有するＶＣ
Ｏ回路３２の出力信号Ｓｆｖに切換えて、バリアプル速
度モードに設定したとする。

このとき、■ＣＯ回路３２の発振周波数ｆｖは、前述し
たように制御電圧発生回路３３の出力電圧Ｖｃによって
変化するため、回転速度制御回路２９の基準クロック信
号５ＲＦＦが変化し、前記データ復調回路２１より得ら
れる同期ノζターン検出信号５８ＹＮＯが基準クロック
信号５ＲＦＦに同期するように、ディスクモータ１２の
回転数及び回転位相が変化する。この場合、再生ＰＬＬ
回路１９のＰＬＬＶＣＯ回路１９４の動作点は、再生速
度に応じて変化する。第７図ではｎ−６としたときの最
大及び最少再生速度における動作点をＱＨ，ＱＬで示し
ている。

しかしながら、上記のような従来の再生ＰＬＬ回路１９
は、このＰＬＬＶＣＯ回路１９４の動作点がＱｏあるい
はＱＬとなった状態では、ロックレンジ、キャプチャレ
ンジが同期周波数を中心にして上下等しくとることがで
きない。そして、例えばディスク１１の信号記録面の傷
、汚れ等によって生じる検出信号ＳＲＦのドロップアウ
トで、再生ＰＬＬ回路１９に同期はずれが発生した場合
、再同期引込み時間がノーマル速度モード時よりも長く
なる、あるいは同期引込み不可能となる不具合が生じる
。

すなわち、第７図において、ＰＬＬＶＣＯ回路１９４の
動作点がＱＨの位置にあり、再生ＰＬＬ回路１９が動作
している最中にドロップアウトにより同期はずれが生じ
、その結果としてディスク１１の回転数が同期はずれ前
よりさらに増加した場合、前記デジタル情報信号ＳＤＩ
の伝送速度も増加するようになる。このため、再生ＰＬ
Ｌ回路１９は、この増加に追従するために位相誤差に対
応したＰＬＬＶＣＯ回路１９４に対する制御電圧Ｖｃｏ
Ｎ’ｒをＶＨからさらに増加させ、発振周波数を高めて
同期引込みができるように動作する。しかしながら、信
＠Ｓｏ　）の伝送速度の増加が大きければ、Ｍ７図に示
すようにＰＬＬＶＣＯ回路１９４の発振周波数に上限が
あるため、発振周波数変化が入力信号ＳＤＩの伝送速度
変化に追従できず、・同期引込みが困難となる。このこ
とは、ＦｉＬＬＶＣＯ回路１９４の動作点がＶＬの位置
にある場合でも同様に説明できる。

［発明の目的〕この発明は上記のような問題を改善するためになされた
もので、再生速度の可変時に再生信号のドロップアウト
等が生じても、確実に再生信号の位相同期制御を追従さ
せることができる自己同期クロック再生位相同期制御回
路を提供することを目的とする。

［発明の概要］すなわち、この発明による自己同期クロック再生位相同
期制御回路は、デジタル情報信号記録媒体からデジタル
情報信号を再生するもので、基準クロック信号を生成す
るための第１の電圧制御発振回路に対する第１の制御電
圧を変化させて発振周波数を変化させることにより再生
信号の再生速度を可変し得る再生速度可変機能を有する
デジタル情報信号再生装置に用いられ、再生信号から自
己同期クロックを再、生し該自己同期クロック信号に基
いて前記再生信号の位相同期を制御するものにおいて、
供給される制御電圧に対応して出力信号の発振周波数が
変化する第２の電圧制御発振回路と、この第２の電圧制
御発振回路の出力と前記再生信号との位相差を検出する
位相比較手段と、この位相比較手段により得られる信号
から第２の制御電圧を生成してこの第２の制御電圧によ
り前記第２の電圧制御発振回路の発振周波数を制御する
冨１の発振周波数制御手段と、前記第１の制御電圧から
逆バイアス１ＩＩＩＪＩｌｌ電圧を生成してこの逆バイ
アス制御ｌｌ電圧により前記前記第２の電圧制御発振回
路の発振周波数を制御する第２の発振周波数制御手段と
を具備してなることを特徴とするものである。

［発明の実施例］以下、第１図乃至第４図を参照してこの発明の一実施例
を詳細に説明する。但し、第１図において第５図及び第
６図と同一部分には同一符号を付して示し、ここでは異
なる部分についてのみ述べる。

第１図は前記光学式デジタル・オーディオ・ディスク再
生装置にこの発明を適用した場合の構成を示すもので、
この光学式デジタル・オーディオ・ディスク再生装置の
ｌｌ１ｌＪＩＩｌ電圧生成回路３３は、中間タップ付の
可変抵抗ＶＲを用い、その中間タップを前記速度モード
切換用のアナログスイッチ２８と連動するアナログスイ
ッチ３３１の固定端子Ａに接続し、摺動端子を固定端子
Ｂに接続して、可動端子Ｃに導出される電圧をバッフ１
アンプＯｐを介して制御電圧Ｖｃとして出力するように
なされている。

この発明は上記制御電圧Ｖｃを、ＰＬＬＶＣＯ回路１９
４のクラップ型ＬＣ発振回路１９４の発振周波数を制御
する逆バイアス電圧として利用したものである。つまり
、このＰＬＬＶＣＯ回路１９４には、抵抗Ｒ１０〜Ｒ１
２で構成され、前記制御電圧生成回路３３の出力Ｖｃか
ら逆バイアス電圧を生成する逆バイアス生成回路１９ｄ
が設けられている。そして、このＰＬＬＶＣＯ回路１９
４に用いられる発振回路１９ａは、抵抗Ｒ１〜Ｒ５、ツ
ェナーダイオードＤ１、電圧可変容量ダイオードＤ１〜
Ｄ５、コイル上１コンデンサＱ２　、Ｑ３及びトランジ
スタＱ１で構成されている。つまり、この発振回路１９
ａは、前記ローパスフィルタ１９３より供給される制御
電圧ＶＯＯＮＴを抵抗Ｒ１及びツェナーダイオードＤ１
により電圧可変容量ダイオ゛−ドＤ２゜Ｄ３の最大定格
を越えないように振幅制限し、抵抗Ｒ２を介して電圧可
変容量ダイオード　Ｄ２゜Ｄ３に供給してこの電圧可変
容量ダイオードＤ２゜Ｄ３の容量を制御すると共に、前
記制御電圧生成回路３３からの制御電圧Ｖｃを逆バイア
ス電圧生成回路１９ｄを介して電圧可変容量ダイオード
Ｄ４゜Ｄ５に供給してこの電圧可変容量ダイオード［＋
４゜Ｄ５の容量を制御するようにしたものである。

上記のような構成において、以下第２図及び第５３図を
参照してその動作について説明する。

まず、ノーマル速度モー”ドでは、アナログスイッチ２
８．３３１は共にＡ側に閉じており、タイミングクロッ
ク生成回路２７には水晶発振器３１からの出力ＳｆＯが
供給されている。一方、上記発振回路１９ａの電圧可変
容量ダイオード０４．０５には、制御電圧発生回路３３
より＋ｖ１／２の制御電圧Ｖｃが逆バイアス電圧生成回
路１９ｄによってレベル調整されて供給される。このと
き、上記制御電圧Ｖｃは一定であるから、発振回路１９
ａの発振周波数はローパスフィルタ１９３からの制御電
圧ＶＣＯＮＴのみによって制御される。

また、バリアプル速度モードでは、上記アナログスイッ
チ２８．３３１は共にＢ側に閉じており、タイミングク
ロック生成回路２７には■ＣＯ回路３２からのクロック
信号３ｒｖが供給されている。このＶＣＯ回路３２の発
振周波数ｆｖは、可変抵抗ＶＲの抵抗値を変化させるこ
とによって制ｍｉ！圧＼／　ｇが０〜＋ｖ１の藺で変化
するので、中心周波数ｆＯから±ｎ％の幅で変化する。

同時に、上記制御電圧Ｖｃは逆バイアス電圧生成回路１
９ｄを介して電圧可変容量ダイオードＤ４　、Ｃ５に供
給されるため、発振回路１９ａの発振周波数も制御電圧
Ｖｃの変化幅に応じて変化する。

ここで、上記クラップ型ＬＣ発振回路１９ａの等低回路
は、第２図に示すように表わされる。す々わち、電圧可
変容量ダイオードの［）２　、　［）３とＣ４，Ｃ５と
の特性は等しく、任意の制御電圧ＶＣＯＮＴ、ＶＣに対
する静電容量をそれぞれＣｖＯ，Ｃｖｌとすると、コン
デンサＣ２、Ｃ３。

Ｃ４の静電容量及びコイルＬのインダクタンスにより、
発振周波数Ｆは、制御電圧Ｖｃ（７）値、すなわち再生速度をパラメータ
とすると、ＰＬＬＶＣＯ回路１９４への制御電圧Ｖｃ　
ＯＮ　Ｔとその発振周波数との関係は第３図に示すよう
になる。この第３図かられかるように、ＰＬＬＶＣＯ回
路１９４の動作点は再生速度変化によらずほぼ最適な点
に設定することが可能であり、これによってロックレン
ジ、キャプチャレンジも同期時の周波数を中心に上下と
もほぼ等しい幅をとることができるようになる。

したがって、上記のように構成した自己同期クロック再
生ＰＬＬ回路は、入力信号ＳＤＩの伝送速度の増減が大
きくても常に位相同期制御を追従させることができるの
で、従来のものにみられた再生信号ＳＲＦのドロップア
ウトによる同期はずれから再同期に至るまでの不具合点
を解決することができる。また、回路構成も簡単であり
、付加する部品点数も少ない。

第４図はこの発明に係る他の実施例を示すもので、前記
タイミングクロック生成回路２７に供給するクロック信
号５Ｍ０ＬＫをＰＬＬ周波数シンセサイザ３４から供給
するようにして、シンセサイザスピードコントロールを
採用した光学式デジタル・オーディオ・ディスク再生装
置の構成を示すものである。すなわち、上記ＰＬＬ周波
数シンセサイザ３４は、水晶発振器３４１、位相比較器
３４２、ローパスフィルタ３４３、シンセサイザ７００
回路３４４、プログラム分周器３４５、モード切換スイ
ッチ８１〜Ｓ３を有するコントール回路３４６よりなる
もので、水晶発振器３４１からの固定周波数信号とシン
セサイザ７００回路３４４の発振出力をプログラム分周
器３４５によって分周した信号とを位相比較器３４２に
よって位相比較し、その位相差をローパスフィルタ３４
３を介して制御電圧Ｖｃに変換し、この制御電圧Ｖｃで
シンセサイザ７００回路３４４の発振周波数を制御し、
その出力を前記タイミングクロック生成回路２１に供給
するようになされている。そして、上記プログラム分周
器３４５は、コントロール回路３４６のモード切換スイ
ッチ８１〜Ｓ３でノーマル速度モードを指定したとき規
定分周率に設定され、アップ速度モードあるいはダウン
速度モードを指定ルたとき、それに応じて分周率が規定
分周率から順次変化するようになされている。このため
、上記ローパスフィルタ３４３で生成された制御電圧Ｖ
　をＰＬＬＶＣＯ回路１９４の逆バイアス電圧生成回路
１９ｄを介して電圧可変容量ダイオードＤ４　、Ｃ５に
供給するようにすれば、上記実施例と同様な効果を得る
ことができる。

［発明の効果］以上詳述したようにこの発明によれば、再生速度の可変
時に再生信号のドロップアウト等が生じても、確実に再
生信号の位相同期制御を追従させることができる自己同
期クロ、ツク再生位相同期制御回路を提供することがで
きる。

【図面の簡単な説明】

第１図はこの発明に係る自己同期クロック再生位相同期
制御回路の構成を示すブロック回路図、第２図は上記実
施例のクラップ型ＬＣ発振回路の等低回路を示す回路図
、第３図は上記クラ、ツブ型ＬＣ発振回路の特性を示す
特性図、第４図はこの発明に係る他の実施例を示すブロ
ック回路図、第５図はこの発明が適用される光学式デジ
タル・オーディオ・ディスク再生装置の構成を示すブロ
ック回路図、第６図は従来の自己同期クロック再生位相
同期制御回路の構成を示すブロック回路図、第７図は上
記従来例で用いられるクラップ型ＬＣ発振回路の特性を
示す特性図、第８図は上記従来例の主要部の各出力波形
を示す波形図である。１９・・・自己同期クロック再生ＰＬＬ回路、１９１・
・・エツジ検出回路、１９２・・・位相比較器、１９３
・・・ローパスフィルタ、１９４・・・ＰＬＬＶＣＯ回
路、１９５・・・１／Ｎ分周器、１９６・・・インバー
タ、１９ａ・・・クラップ型ＬＣ発振回路、１９ｂ・・
・バッファ回路、１９ｃ・・・レベル変換回路、１９ｄ
・・・逆バイアス電圧生成回路、２０・・・Ｄ−ＦＦ、
２１・・・データ復調回路、２２・・・デジタル信号処
理回路、２７・・・タイミングクロック生成回路、２８
・・・速度モード切換スイッチ、−３１・・・水晶発振
器、３２・・・ＶＣＯ回路、３３・・・制御電圧生成回
路、Ｖｃ、ＶｃｏＮｒ・・・制御電圧。

Claims

【特許請求の範囲】

デジタル情報信号記録媒体からデジタル情報信号を再生
するもので、基準クロック信号を生成するための第１の
電圧制御発振回路に対する第１の制御電圧を変化させて
発振周波数を変化させることにより再生信号の再生速度
を可変し得る再生速度可変機能を有するデジタル情報信
号再生装置に用いられ、再生信号から自己同期クロック
を再生し該自己同期クロック信号に基いて前記再生信号
の位相同期を制御する自己同期クロック再生位相同期制
御回路において、供給される制御電圧に対応して出力信
号の発振周波数が変化する第２の電圧制御発振回路と、
この第２の電圧制御発振回路の出力と前記再生信号との
位相差を検出する位相比較手段と、この位相比較手段に
より得られる信号から第２の制御電圧を生成してこの第
２の制御電圧により前記第２の電圧制御発振回路の発振
周波数を制御する第１の発振周波数制御手段と、前記第
１の制御電圧から逆バイアス制御電圧を生成してこの逆
バイアス制御電圧により前記前記第２の電圧制御発振回
路の発振周波数を制御する第２の発振周波数制御手段と
を具備してなることを特徴とする自己同期クロック再生
位相同期制御回路。