JPS61120540A - クロツク同期回路 - Google Patents
クロツク同期回路Info
- Publication number
- JPS61120540A JPS61120540A JP59241210A JP24121084A JPS61120540A JP S61120540 A JPS61120540 A JP S61120540A JP 59241210 A JP59241210 A JP 59241210A JP 24121084 A JP24121084 A JP 24121084A JP S61120540 A JPS61120540 A JP S61120540A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- vco
- signal
- burst signal
- reference burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基準局の信号にサンプリング同期する回路を
用い、基準局からバースト的に送出されるフレーム同期
用のリファレンスバースト信号中のクロックに同期した
連続クロックを再生し、主として衛星通信に使用する時
分割多元接続（ＴＤＭＡ）装置のシステムクロックとし
て供給するクロック同期回路の改良に関する。
用い、基準局からバースト的に送出されるフレーム同期
用のリファレンスバースト信号中のクロックに同期した
連続クロックを再生し、主として衛星通信に使用する時
分割多元接続（ＴＤＭＡ）装置のシステムクロックとし
て供給するクロック同期回路の改良に関する。
衛星通信では、衛星の中継器を多数の地球局で時分割で
利用するＴＤＭＡ方式が用いられる。
利用するＴＤＭＡ方式が用いられる。
この場合、多数の地球局よりバースト的に発射する信号
が重ならないようタイミングを揃える為に、基準局より
フレームの基準となるリファレンスバースト信号をフレ
ーム毎に送る。
が重ならないようタイミングを揃える為に、基準局より
フレームの基準となるリファレンスバースト信号をフレ
ーム毎に送る。
このリファレンスバースト信号にはクロック信号が含ま
れており、各従局は基準局からリファレンスバースト信
号がくる度に、サンプリングしてクロ・ツク同期をとっ
ている。
れており、各従局は基準局からリファレンスバースト信
号がくる度に、サンプリングしてクロ・ツク同期をとっ
ている。
近年衛星を効率良く利用する為に、伝送速度を高速にし
、且つリファレンスバースト信号の時間幅を、フレーム
間隔に比して非常に短くするようにしている。
、且つリファレンスバースト信号の時間幅を、フレーム
間隔に比して非常に短くするようにしている。
この為、リファレンスバースト信号のスペクトルは第２
図に示す如くで、基準クロック周波数ｆＯの中心付近に
フレーム周波数（サンプリング周期Ｔ分の１）を間隔と
する強烈なスプリアスが発生する。
図に示す如くで、基準クロック周波数ｆＯの中心付近に
フレーム周波数（サンプリング周期Ｔ分の１）を間隔と
する強烈なスプリアスが発生する。
一方大雨があり回線状態が悪くなったり、又回線雑音が
多くなったりすると、リファレンスバースト信号を従局
にて受信出来ないことが生じたり、又従局の電源投入時
にはリファレンスバースト信号をサンプリングするタイ
ミングが確定しないことが生ずる。
多くなったりすると、リファレンスバースト信号を従局
にて受信出来ないことが生じたり、又従局の電源投入時
にはリファレンスバースト信号をサンプリングするタイ
ミングが確定しないことが生ずる。
この状態が終わり、クロックを再生する場合、上記の強
烈なスプリアスに誤同期しないことが望ましい。
烈なスプリアスに誤同期しないことが望ましい。
第３図は従来例のクロック同期回路のブロック図である
。
。
図中１は位相検出器、２はホールド回路、３はループフ
ィルタ、４は電圧制御発振器（以下ＶＣＯと称す）、Ｓ
ＷＩはスイッチ、を示す。
ィルタ、４は電圧制御発振器（以下ＶＣＯと称す）、Ｓ
ＷＩはスイッチ、を示す。
従来のクロック同期回路では、リファレンスバースト信
号が受信された時間のみスイッチＳＷＩを閉じリファレ
ンスバースト信号がなくなったらスイッチＳＷ１を開く
が、ＶＣＯ４の制御電圧はホールド回路２で次のリファ
レンスバースト信号が来るまでホールドし、ＶＣＯ４よ
り連続して再生クロック信号を発するようにしている。
号が受信された時間のみスイッチＳＷＩを閉じリファレ
ンスバースト信号がなくなったらスイッチＳＷ１を開く
が、ＶＣＯ４の制御電圧はホールド回路２で次のリファ
レンスバースト信号が来るまでホールドし、ＶＣＯ４よ
り連続して再生クロック信号を発するようにしている。
しかしながら、リファレンスバースト信号を従局にて受
信出来ないことが１フレ一ム間隔以上生じたり、又従局
の電源投入時の如くリファレンスバースト信号をサンプ
リングするタイミングが確定しない時は、ＶＣＯ４はフ
リーランで発振しており、周波数が不確定である。
信出来ないことが１フレ一ム間隔以上生じたり、又従局
の電源投入時の如くリファレンスバースト信号をサンプ
リングするタイミングが確定しない時は、ＶＣＯ４はフ
リーランで発振しており、周波数が不確定である。
従って、ここでリファレンスバースト信号が入り始める
と、スプリアスに誤同期する危険がある問題点がある。
と、スプリアスに誤同期する危険がある問題点がある。
上記問題点は、サンプリング同期回路の電圧制御発振器
が、スイッチ切り替えにより高安定なクロック源に同期
する回路を付加し、受信状態に従って該スイッチを切り
替えるようにした本発明のクロック同期回路により解決
される。
が、スイッチ切り替えにより高安定なクロック源に同期
する回路を付加し、受信状態に従って該スイッチを切り
替えるようにした本発明のクロック同期回路により解決
される。
本発明によれば、リファレンスバースト信号を受信出来
ないことが生じたり、リファレンスバースト信号をサン
プリングするタイミングが確定しない時は、基準クロッ
ク周波数に非常に近い周波数のクロックを発する高安定
なクロック源に同期する回路側に切り替え、■ＣＯをこ
の周波数で発振させておき、リファレンスバースト信号
に同期する際の周波数偏差を小さくして、リファレンス
バースト信号のスプリアスに誤同期することを防ぐよう
にしている。
ないことが生じたり、リファレンスバースト信号をサン
プリングするタイミングが確定しない時は、基準クロッ
ク周波数に非常に近い周波数のクロックを発する高安定
なクロック源に同期する回路側に切り替え、■ＣＯをこ
の周波数で発振させておき、リファレンスバースト信号
に同期する際の周波数偏差を小さくして、リファレンス
バースト信号のスプリアスに誤同期することを防ぐよう
にしている。
第１図は本発明の実施例のクロック同期回路のブロック
図である。
図である。
図中５はマスククロック発振器、６は位相検出器、ＳＷ
２はループ切り替えスイッチを示し、尚全図を通じ同一
符号は同一機能のものを示す。
２はループ切り替えスイッチを示し、尚全図を通じ同一
符号は同一機能のものを示す。
マスククロツタ発振器５はリファレンスバースト信号中
のクロック周波数に非常に近い周波数を発振する■ＣＯ
では得られない高安定なクロック源であり、リファレン
スバースト信号を受信出来ないことが生じたり、リファ
レンスバースト信号をサンプリングするタイミングが確
定しない時は、ループ切り替えスイッチＳＷ２を実線側
に切り替えると、位相検出器６の出力であるマスククロ
ツタ発振器５とＶＣＯ４との位相差の電圧がループフィ
ルタ３を通過し、ＶＣＯ４の制御電圧となる。
のクロック周波数に非常に近い周波数を発振する■ＣＯ
では得られない高安定なクロック源であり、リファレン
スバースト信号を受信出来ないことが生じたり、リファ
レンスバースト信号をサンプリングするタイミングが確
定しない時は、ループ切り替えスイッチＳＷ２を実線側
に切り替えると、位相検出器６の出力であるマスククロ
ツタ発振器５とＶＣＯ４との位相差の電圧がループフィ
ルタ３を通過し、ＶＣＯ４の制御電圧となる。
ＶＣＯ４は制御電圧に対応して発振し、この信号は位相
検出器６に入力され、ＶＣＯ４の信号とマスタクロツタ
発振器５の信号の位相差が無くなった時点で安定する。
検出器６に入力され、ＶＣＯ４の信号とマスタクロツタ
発振器５の信号の位相差が無くなった時点で安定する。
サンプリング同期が始まると、ループ切り替えスイッチ
Ｓ、Ｗ２は点線側に切り替えられ、リファレンスバース
ト信号中のクロック信号とＶＣＯ４の信号の位相差のホ
ールド回路２にてホールドされた結果がループフィルタ
３を通過してＶＣＯ４を制御するようになるが、ＶＣＯ
４の発振周波数とリファレンスバースト信号中のクロッ
ク周波数との差が非常に小さく保たれているので、ルー
プ切り替えスイッチＳＷ２を切り替えた時のループフィ
ルタ３の出力の制御電圧の振動は微小であり、スプリア
スに誤同期することはない。
Ｓ、Ｗ２は点線側に切り替えられ、リファレンスバース
ト信号中のクロック信号とＶＣＯ４の信号の位相差のホ
ールド回路２にてホールドされた結果がループフィルタ
３を通過してＶＣＯ４を制御するようになるが、ＶＣＯ
４の発振周波数とリファレンスバースト信号中のクロッ
ク周波数との差が非常に小さく保たれているので、ルー
プ切り替えスイッチＳＷ２を切り替えた時のループフィ
ルタ３の出力の制御電圧の振動は微小であり、スプリア
スに誤同期することはない。
以上詳細に説明せる如く本発明によれば、リファレンス
バースト信号を受信出来ないことが生じたり、リファレ
ンスバースト信号をサンプリングするタイミングが確定
しない時から、リファレンスバースト信号が入り始めた
時にも、スプリアスに誤同期することはなくクロックを
再生出来又基準クロック周波数に短時間で正確に同期さ
すことが出来る効果がある。
バースト信号を受信出来ないことが生じたり、リファレ
ンスバースト信号をサンプリングするタイミングが確定
しない時から、リファレンスバースト信号が入り始めた
時にも、スプリアスに誤同期することはなくクロックを
再生出来又基準クロック周波数に短時間で正確に同期さ
すことが出来る効果がある。
第１図は本発明の実施例のクロック同期回路のブロック
図、 第２図はリファレンスバースト信号のスペクトラム図、 第３図は従来例のクロック同期回路のブロック図である
。 図において、 １．６は位相検出器、 ２はホールド回路、 ３はループフィルタ、 ４は電圧制御発振器、 ５はマスククロツタ発振器、 ＳＷＩ、ＳＷ２はスイッチを示す。
図、 第２図はリファレンスバースト信号のスペクトラム図、 第３図は従来例のクロック同期回路のブロック図である
。 図において、 １．６は位相検出器、 ２はホールド回路、 ３はループフィルタ、 ４は電圧制御発振器、 ５はマスククロツタ発振器、 ＳＷＩ、ＳＷ２はスイッチを示す。
Claims (1)
- 基準局の信号にサンプリング同期する回路を用い、基準
局からバースト的に送出されるフレーム同期用のリファ
レンスバースト信号中のクロックに同期した連続クロッ
クを再生するに際し、該サンプリング同期回路の電圧制
御発振器が、スイッチ切り替えにより高安定なクロック
源に同期する回路を付加し、受信状態に従って該スイッ
チを切り替えるようにしたことを特徴とするクロック同
期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241210A JPS61120540A (ja) | 1984-11-15 | 1984-11-15 | クロツク同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241210A JPS61120540A (ja) | 1984-11-15 | 1984-11-15 | クロツク同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61120540A true JPS61120540A (ja) | 1986-06-07 |
Family
ID=17070834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59241210A Pending JPS61120540A (ja) | 1984-11-15 | 1984-11-15 | クロツク同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61120540A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219745A (ja) * | 2009-03-16 | 2010-09-30 | Mitsubishi Electric Corp | データ再生回路 |
-
1984
- 1984-11-15 JP JP59241210A patent/JPS61120540A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219745A (ja) * | 2009-03-16 | 2010-09-30 | Mitsubishi Electric Corp | データ再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876683A (en) | Repeater for regenerating frame-multiplexed signal | |
| US4651330A (en) | Multipoint data communications | |
| GB1492165A (en) | Method and device for synchronizing the clock of a receiver in a data transmission system | |
| SE7500482L (ja) | ||
| JPS61120540A (ja) | クロツク同期回路 | |
| US6023768A (en) | Phase locked distributed time reference for digital processing and method therefor | |
| JPS61120539A (ja) | クロツク同期回路 | |
| JPS63204837A (ja) | 同期装置 | |
| JPS61121629A (ja) | クロツク同期回路 | |
| JP2715886B2 (ja) | 通信装置 | |
| JPS6388943A (ja) | 復調器制御方式 | |
| JP2689263B2 (ja) | 差動論理同期回路 | |
| US3155773A (en) | System for synchronously detecting signals in the presence of noise | |
| JPH08335921A (ja) | Ｔｆｔｓ通信同期回路 | |
| JPS63279629A (ja) | 同期回路 | |
| JP2000224091A (ja) | 衛星通信装置及びその同期維持回路 | |
| JPS5923502B2 (ja) | ル−プ伝送システム | |
| JPS60235557A (ja) | ル−プ式伝送路間接続方式 | |
| JPH01137842A (ja) | クロツク伝送方法 | |
| JPH0618339B2 (ja) | 衛星通信同期網システム | |
| JPH03280740A (ja) | クロック切替回路 | |
| JPS61152137A (ja) | 同期方式 | |
| JPS6341251B2 (ja) | ||
| JPS5843954B2 (ja) | Ｐｃｍ−時分割通信網のデジタルな交換局においてデジタルな通信信号を受信するための回路装置 | |
| JP2001223683A (ja) | 伝送装置 |