JPH03280740A - クロック切替回路 - Google Patents
クロック切替回路Info
- Publication number
- JPH03280740A JPH03280740A JP2082640A JP8264090A JPH03280740A JP H03280740 A JPH03280740 A JP H03280740A JP 2082640 A JP2082640 A JP 2082640A JP 8264090 A JP8264090 A JP 8264090A JP H03280740 A JPH03280740 A JP H03280740A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- clock
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 4
- 230000001419 dependent effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000011084 recovery Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロック切替回路に関し、特に非同期的切替信
号によりクロック信号を切替え出力するクロック切替回
路に関する。
号によりクロック信号を切替え出力するクロック切替回
路に関する。
第3図は従来のクロック切替回路の一例のブロック図で
、従属クロックを受信する2つの受信回路11.12の
出力a、bを任意の非同期の受信回路切替信号Cにより
切替回路13で切り替えるようになっている。
、従属クロックを受信する2つの受信回路11.12の
出力a、bを任意の非同期の受信回路切替信号Cにより
切替回路13で切り替えるようになっている。
上述した従来のクロック切替回路は、任意の受信回路切
替信号をそのまま切替回路の切替信号としているので、
2つの受信回路の出力信号間に差が生じた場合、その差
の間で切替えを行ったとき切替回路の出力クロック信号
にひげや割れが生じて、装置が正常に動作できなくなる
という欠点がある。
替信号をそのまま切替回路の切替信号としているので、
2つの受信回路の出力信号間に差が生じた場合、その差
の間で切替えを行ったとき切替回路の出力クロック信号
にひげや割れが生じて、装置が正常に動作できなくなる
という欠点がある。
本発明のクロック切替回路は、一系統および二系統のい
ずれかで入力される従属クロック信号を受信して従属ク
ロックの再生または位相同期発振を行つ2つの受信回路
と、この2つの受信回路の出力信号を人力どするNOR
回路と1、二のNOR回路出力をクロックパルスとして
非同期の受信回路切替信号を動作させる0797170
71回路と、この079717071回路の出力で゛前
記2つの受信回路の出力信号を切り替える切替回路とを
備えることを特徴どする7 〔実施例〕 次に、本発明について第1図1第2図を参照して説明す
る。
ずれかで入力される従属クロック信号を受信して従属ク
ロックの再生または位相同期発振を行つ2つの受信回路
と、この2つの受信回路の出力信号を人力どするNOR
回路と1、二のNOR回路出力をクロックパルスとして
非同期の受信回路切替信号を動作させる0797170
71回路と、この079717071回路の出力で゛前
記2つの受信回路の出力信号を切り替える切替回路とを
備えることを特徴どする7 〔実施例〕 次に、本発明について第1図1第2図を参照して説明す
る。
第1図は本発明のクロック切替回路の一実施例のブロッ
ク図、第2図は第]−図における動作を説明するための
タイムチャー1−である。
ク図、第2図は第]−図における動作を説明するための
タイムチャー1−である。
第14図において、2つの受信回路1.2は従属クロッ
ク信号を入力してこれに同期した受信クロックの再生ま
たは位相同期発振を行い、その出力信4Ja、1:)を
切替回路3に入力するとともにNOR回路4に人力する
。ここで出力信号a11)間には第2図に示すように差
tがあるものとする。任意の非同期の受信回路切替信号
(を079717071回路(以TDF、/F)5に入
力し、N OR回路4の出力をり11′ノツクパルスと
!−でDF/F5は切替信号((を切替回路3に出力す
る。切替回路3はこの切替信号dにより受信回路1−1
2の出力信号a、bを切り替えて出力クロック信号eを
得る。なお本実施例では、第2図に示すように切替回路
3の動作論理は、切替信号dがローレベル(以下L〉の
ときは受信回路]の出力信号a。
ク信号を入力してこれに同期した受信クロックの再生ま
たは位相同期発振を行い、その出力信4Ja、1:)を
切替回路3に入力するとともにNOR回路4に人力する
。ここで出力信号a11)間には第2図に示すように差
tがあるものとする。任意の非同期の受信回路切替信号
(を079717071回路(以TDF、/F)5に入
力し、N OR回路4の出力をり11′ノツクパルスと
!−でDF/F5は切替信号((を切替回路3に出力す
る。切替回路3はこの切替信号dにより受信回路1−1
2の出力信号a、bを切り替えて出力クロック信号eを
得る。なお本実施例では、第2図に示すように切替回路
3の動作論理は、切替信号dがローレベル(以下L〉の
ときは受信回路]の出力信号a。
を選択し、ハイレベル(以下H)のときは受信回路2の
出力信号[)を選択するようになっている。
出力信号[)を選択するようになっている。
以上説明したように本発明は、切替信号の任意の非同期
信号を切り替えられる信号系に同期化させ、またその2
つの切り替られる信号の差分の領域外に同期化すること
により、切替回路の出力クロック信号を常に正常化する
ので、いかなる任意の非同期切替信号が人力されても装
置動作を正常に行うことができるという効果がある。
信号を切り替えられる信号系に同期化させ、またその2
つの切り替られる信号の差分の領域外に同期化すること
により、切替回路の出力クロック信号を常に正常化する
ので、いかなる任意の非同期切替信号が人力されても装
置動作を正常に行うことができるという効果がある。
第1図は本発明のクロック切替回路の一実施例のブ17
・・、・2図、第2図は第1図におHる動作を説明する
f′、−、めのタイムチャ・−1・、第3図は従来のク
ロック切替回路の一例のブロック図である。 1.2.11.12・・・受信回路、3,13・切替回
路、・4・ NOR回路、5・・・979717071
回71(1)F仁’F) 、a、b−受信回路〕、2の
出力信号、C・非同期受信回路切替信号、d・・切替信
号、e・・・出力クロック信号。
・・、・2図、第2図は第1図におHる動作を説明する
f′、−、めのタイムチャ・−1・、第3図は従来のク
ロック切替回路の一例のブロック図である。 1.2.11.12・・・受信回路、3,13・切替回
路、・4・ NOR回路、5・・・979717071
回71(1)F仁’F) 、a、b−受信回路〕、2の
出力信号、C・非同期受信回路切替信号、d・・切替信
号、e・・・出力クロック信号。
Claims (1)
- 一系統および二系統のいずれかで入力される従属クロッ
ク信号を受信して従属クロックの再生または位相同期発
振を行う2つの受信回路と、この2つの受信回路の出力
信号を入力とするNOR回路と、このNOR回路出力を
クロックパルスとして非同期の受信回路切替信号を動作
させるDフリップフロップ回路と、このDフリップフロ
ップ回路の出力で前記2つの受信回路の出力信号を切り
替える切替回路とを備えることを特徴とするクロック切
替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082640A JP2556169B2 (ja) | 1990-03-29 | 1990-03-29 | クロック切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082640A JP2556169B2 (ja) | 1990-03-29 | 1990-03-29 | クロック切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280740A true JPH03280740A (ja) | 1991-12-11 |
| JP2556169B2 JP2556169B2 (ja) | 1996-11-20 |
Family
ID=13780031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082640A Expired - Lifetime JP2556169B2 (ja) | 1990-03-29 | 1990-03-29 | クロック切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556169B2 (ja) |
-
1990
- 1990-03-29 JP JP2082640A patent/JP2556169B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2556169B2 (ja) | 1996-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635001B2 (ja) | 同期クロックを発生させるための回路 | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| JPH03280740A (ja) | クロック切替回路 | |
| US5459764A (en) | Clock synchronization system | |
| JPH04278613A (ja) | 2重化構成のクロック装置 | |
| JPH0422569Y2 (ja) | ||
| JPH0735475Y2 (ja) | データ伝送装置 | |
| JP2689263B2 (ja) | 差動論理同期回路 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| EP0667058B1 (en) | A method and a device for a changeover of asynchronous clock signals | |
| JP2549472Y2 (ja) | フレーム同期保護回路 | |
| JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
| JPH0344131A (ja) | 同期通信方式 | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JPH04265016A (ja) | Pll回路 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JPS63120355A (ja) | バスインタ−フエ−ス回路 | |
| JPS60254939A (ja) | 位相整列回路 | |
| JP2001223683A (ja) | 伝送装置 | |
| JPS6365741A (ja) | 再生中継回路 | |
| JPS60235557A (ja) | ル−プ式伝送路間接続方式 | |
| JPH1093840A (ja) | 二重化同期信号発生方式 | |
| JPS5952856B2 (ja) | 位相調整方式 | |
| JPH01186032A (ja) | データ出力装置 | |
| JPH04167638A (ja) | 2系統ディジタル信号同期化回路 |