JPS61123313A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPS61123313A JPS61123313A JP24531984A JP24531984A JPS61123313A JP S61123313 A JPS61123313 A JP S61123313A JP 24531984 A JP24531984 A JP 24531984A JP 24531984 A JP24531984 A JP 24531984A JP S61123313 A JPS61123313 A JP S61123313A
- Authority
- JP
- Japan
- Prior art keywords
- converters
- converter
- reference voltage
- circuit
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、アナログ信号をデジタル信号に変換するＡ／
Ｄ変換回路に関し、特にテレビジ、ン信号の人／Ｄコン
バータに関する。
Ｄ変換回路に関し、特にテレビジ、ン信号の人／Ｄコン
バータに関する。
（従来の技術）
従来、テレビジョン信号のアナログデジタル変換におい
ては、変換速度が早く、出力ビツト数の多いものは高価
なため、例えば８ビツト出力の”／Ｄコンバータを２ケ
使用して９ビツト出力を得ていた。このような従来のＡ
／Ｄ変換回路の例のブロック図および波形図を第３図お
よび第４図（ａ）。
ては、変換速度が早く、出力ビツト数の多いものは高価
なため、例えば８ビツト出力の”／Ｄコンバータを２ケ
使用して９ビツト出力を得ていた。このような従来のＡ
／Ｄ変換回路の例のブロック図および波形図を第３図お
よび第４図（ａ）。
（ｂｌに示す。入力端子１に供給され次映像信号は、反
転増幅回路２及び３を経由してＡ ／ Ｄコンバータ４
，５に送出される。Ａ ／ Ｄコンバータ４，５の出力
デジタルデータは演算回路６により合成され出力端子７
に出力デジタルデータを送出する。Ａ／Ｄコンバータ４
及び５には基準電圧源８からの基準電圧が供給され Ａ
／Ｄコンバータ４，５及び演算回路６にはクロックパ
ルス入力端子からクロックが供給される。Ａ／Ｄコンバ
ータ４，５はそれぞれ接地電位と基準電圧の間を分割し
て入力アナログ電圧に対して８ビツトの場合Ｏ〜２５５
のデータを嬶算回悌６へ出力する。直流レベル調整器９
はＡ ／ Ｄコンバータ４．５の入力信号の直流レベル
を調整して第４図１ａｌ 、 （ｂｌに示す様な２つの
Ａ／Ｄコンバータの入力信号ａ Ｉ 、 ｂ ／ （第
３図参照）の直流レベルを２ｖずらずために設けである
。
転増幅回路２及び３を経由してＡ ／ Ｄコンバータ４
，５に送出される。Ａ ／ Ｄコンバータ４，５の出力
デジタルデータは演算回路６により合成され出力端子７
に出力デジタルデータを送出する。Ａ／Ｄコンバータ４
及び５には基準電圧源８からの基準電圧が供給され Ａ
／Ｄコンバータ４，５及び演算回路６にはクロックパ
ルス入力端子からクロックが供給される。Ａ／Ｄコンバ
ータ４，５はそれぞれ接地電位と基準電圧の間を分割し
て入力アナログ電圧に対して８ビツトの場合Ｏ〜２５５
のデータを嬶算回悌６へ出力する。直流レベル調整器９
はＡ ／ Ｄコンバータ４．５の入力信号の直流レベル
を調整して第４図１ａｌ 、 （ｂｌに示す様な２つの
Ａ／Ｄコンバータの入力信号ａ Ｉ 、 ｂ ／ （第
３図参照）の直流レベルを２ｖずらずために設けである
。
（発明が解決しようとする問題点）
上述の従来のＡ／Ｄ変換回路で、反転増幅回路２と３の
出力の信号ａ′、ｂ′での直流分の差は、出力データを
直線的に変化させる九めＫは数ｍＶの誤差以内にする必
要があるが、周囲温度や電源電圧の変動等によって変動
しやすいという欠点があった。
出力の信号ａ′、ｂ′での直流分の差は、出力データを
直線的に変化させる九めＫは数ｍＶの誤差以内にする必
要があるが、周囲温度や電源電圧の変動等によって変動
しやすいという欠点があった。
本発明は、フィードバックにより２つの ／Ｄコンバー
タの入力信号の相対的な直流レベルを安定化できるＡ
／Ｄ変換回路を提供するものである。
タの入力信号の相対的な直流レベルを安定化できるＡ
／Ｄ変換回路を提供するものである。
（間醜点を解決するための手段）
本発明のＡ ／ Ｄ変換回路は、アナログ信号を入力し
相互に直流レベルを異らせて出力する第１および第２の
増幅回路と、これら第１および第２の増幅回路それぞれ
の出力を受ける第１および第２のＡ／Ｄコンバータと、
前記第１および第２の増幅回路の出力を混合した信号と
前記第１および第２ＯＡ／Ｄコンバータのフルスケール
を設定スル基準電圧を受け前記第１の増幅回路にて前記
アナログ信号と混合される直流成分を出力する差動増幅
回路と、前記第１および第２のＡ ／Ｄコンバータから
のデジタル信号を合成して出力する演算回路とを含んで
構成される。
相互に直流レベルを異らせて出力する第１および第２の
増幅回路と、これら第１および第２の増幅回路それぞれ
の出力を受ける第１および第２のＡ／Ｄコンバータと、
前記第１および第２の増幅回路の出力を混合した信号と
前記第１および第２ＯＡ／Ｄコンバータのフルスケール
を設定スル基準電圧を受け前記第１の増幅回路にて前記
アナログ信号と混合される直流成分を出力する差動増幅
回路と、前記第１および第２のＡ ／Ｄコンバータから
のデジタル信号を合成して出力する演算回路とを含んで
構成される。
（実施例）
次に本発明の実施例について図面を参照して説明する。
第１図は本発明によるＡ／Ｄ変換回路の一実施例を示す
ブロック図である。入力端子１１に供給された映像信号
は反転増幅回路１２．非反転増幅回路１３を経て、人／
Ｄコンバータ１４．１５に送出され Ａ／Ｄ変換されて
演算回路１６から出力端子１７に出力デジタルデータが
送出される。
ブロック図である。入力端子１１に供給された映像信号
は反転増幅回路１２．非反転増幅回路１３を経て、人／
Ｄコンバータ１４．１５に送出され Ａ／Ｄ変換されて
演算回路１６から出力端子１７に出力デジタルデータが
送出される。
Ａ／Ｄコンバータ１４，１５は基準電圧源１８からＡ
／ Ｄ変換のフルスケールを設定する基準電圧（−２Ｖ
）が供給されている。反転増幅回路１４非反転増幅回路
１３からの信号は加算され、差動増幅回路２１の＋側の
入力に供給され、差動増幅回路２１の一側の入力には基
準電圧源１８からの基準電圧が供給されていて、両者の
入力の差分を増幅して高域成分を減衰させた後直流レベ
ル調整器１９からの直流電圧と加算して非反転増幅回路
１３の一側の入力に供給される。直流レベル調整器１９
は粗調整として使用される。
／ Ｄ変換のフルスケールを設定する基準電圧（−２Ｖ
）が供給されている。反転増幅回路１４非反転増幅回路
１３からの信号は加算され、差動増幅回路２１の＋側の
入力に供給され、差動増幅回路２１の一側の入力には基
準電圧源１８からの基準電圧が供給されていて、両者の
入力の差分を増幅して高域成分を減衰させた後直流レベ
ル調整器１９からの直流電圧と加算して非反転増幅回路
１３の一側の入力に供給される。直流レベル調整器１９
は粗調整として使用される。
Ａ／Ｄコンバータ１４．１５の入力有効範囲が０〜−２
ｖであるとすると、Ａ／Ｄコンバータ１５゜１４の入力
信号ａ、ｂの波形は第２図体１ 、 （ｂｌに示す様な
波形となる。一般には第２図ｔａ）に示す映像信号のペ
デスタルはクランプされて一定電圧にされて使用される
。演算回路１６は、Ａ／Ｄコンバータ１５からの信号を
反転して Ａ ／Ｄコンバータ１４からの信号と加算し
て出力端子１７へ出力する。なお Ａ ／ Ｄコンバー
タ１４，１５において、入力信号す、ａがＯ〜−２ｖの
範囲を越えると出力データはＯＯ・・・０，１１・・・
１にリミットされる。
ｖであるとすると、Ａ／Ｄコンバータ１５゜１４の入力
信号ａ、ｂの波形は第２図体１ 、 （ｂｌに示す様な
波形となる。一般には第２図ｔａ）に示す映像信号のペ
デスタルはクランプされて一定電圧にされて使用される
。演算回路１６は、Ａ／Ｄコンバータ１５からの信号を
反転して Ａ ／Ｄコンバータ１４からの信号と加算し
て出力端子１７へ出力する。なお Ａ ／ Ｄコンバー
タ１４，１５において、入力信号す、ａがＯ〜−２ｖの
範囲を越えると出力データはＯＯ・・・０，１１・・・
１にリミットされる。
また、Ａ ／ Ｄコンバータ１４，１５、演算回路１６
にはクロックパルス入力端子２０からのクロックが供給
される。また、差動増幅回路２１の出力信号は、映像信
号よ）もゆっくυした直流的な変動を補償するために使
用するので差動増幅回路２１の出力では高域を減衰させ
た信号としている。
にはクロックパルス入力端子２０からのクロックが供給
される。また、差動増幅回路２１の出力信号は、映像信
号よ）もゆっくυした直流的な変動を補償するために使
用するので差動増幅回路２１の出力では高域を減衰させ
た信号としている。
映倫信号の様な高帯域の信号を扱う増幅回路は直流ドリ
フトを伴ないやすいが、本実施例では、低周波用の差動
増幅回路２１で直流分を補償している。低周波用の差動
増幅回路２１では直流ドリフトの少ないものが容易に得
られる。
フトを伴ないやすいが、本実施例では、低周波用の差動
増幅回路２１で直流分を補償している。低周波用の差動
増幅回路２１では直流ドリフトの少ないものが容易に得
られる。
２つのＡ ／Ｄコンバータ１４，１５には、極性および
直流成分の異なる映像信号す、ａを２つの増幅回路１３
．１２から供給して使用する。Ａ／Ｄコンバータ１４，
１５相互間の直流レベル差は、Ａ ／ Ｄコンバータ１
４の有効範囲とＡ／Ｄコンバータ１５の有効範囲を正確
につなぎ合わせるためにバイアスされる。それぞれのＡ
／ Ｄコンパータ１４ 、１．５の入力信号を加算す
ると映像信号ａ。
直流成分の異なる映像信号す、ａを２つの増幅回路１３
．１２から供給して使用する。Ａ／Ｄコンバータ１４，
１５相互間の直流レベル差は、Ａ ／ Ｄコンバータ１
４の有効範囲とＡ／Ｄコンバータ１５の有効範囲を正確
につなぎ合わせるためにバイアスされる。それぞれのＡ
／ Ｄコンパータ１４ 、１．５の入力信号を加算す
ると映像信号ａ。
ｂの極性が反転しているので直流成分だけになる。
この直流成分と基準電圧源１８からの基準電圧との差分
を増幅して増幅回路１３にフィードバックしてＡ／Ｄコ
ンバータ１４の入力信号の直流レベルを安定化するもの
である。２つのＡ ／Ｄコンバータ１４ 、１．５から
のデジタルデータは演算回路１６で合成されて各Ａ ／
Ｄコンバータ１４，１５の量子化ビット数よりも１ビ
ット多いデジタルデータが出力される。
を増幅して増幅回路１３にフィードバックしてＡ／Ｄコ
ンバータ１４の入力信号の直流レベルを安定化するもの
である。２つのＡ ／Ｄコンバータ１４ 、１．５から
のデジタルデータは演算回路１６で合成されて各Ａ ／
Ｄコンバータ１４，１５の量子化ビット数よりも１ビ
ット多いデジタルデータが出力される。
（発明の効果）
本発明のＡ／Ｄ変換回路は、以上説明したようしてフィ
ードバックすることによシ、出力するデジタル信号の直
線性を向上できる効果がある。
ードバックすることによシ、出力するデジタル信号の直
線性を向上できる効果がある。
第１図は本発明の一実施例のブロック図、第２図ｆａｔ
、 ｔｂ＋はそれぞれ第１図に示す信号ａ、ｂの波形
図、第３図は従来のＡ／Ｄ変換回路のブロック図、第４
図ｆａｔ 、 （ｂｌはそれぞれ第３図に示す信号ａ′
。 ｂ′の波形図である。 １．１１・・・・・・入力端子、２，３．１２・・・・
・・反転増幅回路、１３・・・・・・非反転増幅回路、
４，５．１４゜１５・・・・・・Ａ ／ Ｄコンバータ
、６．１６・・・・・・演算回路、７．１７・・・・・
・出力端子、８．１８・・・・・・基準電圧源、９．１
９・・・・・・直流レベル調整器、１０，２０・・・・
・・クロックパルス入力端子。 代理人 弁理士 内 原 晋 ゛二′ 一一一′ すＩＴｆＪ （久）（＃／） 第２図 （＾） （ｂ）齢４−
回
、 ｔｂ＋はそれぞれ第１図に示す信号ａ、ｂの波形
図、第３図は従来のＡ／Ｄ変換回路のブロック図、第４
図ｆａｔ 、 （ｂｌはそれぞれ第３図に示す信号ａ′
。 ｂ′の波形図である。 １．１１・・・・・・入力端子、２，３．１２・・・・
・・反転増幅回路、１３・・・・・・非反転増幅回路、
４，５．１４゜１５・・・・・・Ａ ／ Ｄコンバータ
、６．１６・・・・・・演算回路、７．１７・・・・・
・出力端子、８．１８・・・・・・基準電圧源、９．１
９・・・・・・直流レベル調整器、１０，２０・・・・
・・クロックパルス入力端子。 代理人 弁理士 内 原 晋 ゛二′ 一一一′ すＩＴｆＪ （久）（＃／） 第２図 （＾） （ｂ）齢４−
回
Claims (1)
- アナログ信号を入力し相互に直流レベルを異らせて出力
する第１および第２の増幅回路と、これら第１および第
２の増幅回路それぞれの出力を受ける第１および第２の
Ａ／Ｄコンバータと、前記第１および第２の増幅回路の
出力を混合した信号と前記第１および第２のＡ／Ｄコン
バータのフルスケールを設定する基準電圧を受け前記第
１の増幅回路にて前記アナログ信号と混合される直流成
分を出力する差動増幅回路と、前記第１および第２のＡ
／Ｄコンバータからのデジタル信号を合成して出力する
演算回路とを含むことを特徴とするＡ／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24531984A JPS61123313A (ja) | 1984-11-20 | 1984-11-20 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24531984A JPS61123313A (ja) | 1984-11-20 | 1984-11-20 | Ａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61123313A true JPS61123313A (ja) | 1986-06-11 |
| JPH0511446B2 JPH0511446B2 (ja) | 1993-02-15 |
Family
ID=17131889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24531984A Granted JPS61123313A (ja) | 1984-11-20 | 1984-11-20 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123313A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359023A (ja) * | 1986-08-27 | 1988-03-14 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器 |
| JPH0346242U (ja) * | 1989-09-11 | 1991-04-30 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100763A (en) * | 1978-01-25 | 1979-08-08 | Mitsubishi Electric Corp | Digital meter |
-
1984
- 1984-11-20 JP JP24531984A patent/JPS61123313A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100763A (en) * | 1978-01-25 | 1979-08-08 | Mitsubishi Electric Corp | Digital meter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359023A (ja) * | 1986-08-27 | 1988-03-14 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器 |
| JPH0346242U (ja) * | 1989-09-11 | 1991-04-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511446B2 (ja) | 1993-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473019B1 (en) | Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator | |
| KR900008049B1 (ko) | 절환캐패시터로 수행되는 델타시그마변조기 | |
| US7679435B2 (en) | Digital input class-D amplifier | |
| US7368989B2 (en) | High bandwidth apparatus and method for generating differential signals | |
| US5313206A (en) | Sub-ranging analogue to digital converter using differential signals and direct current subtraction | |
| US7050116B2 (en) | Calibration device for a video input stage | |
| JPH0511446B2 (ja) | ||
| KR970002237B1 (ko) | 아날로그 콤팬더회로 | |
| US20150137855A1 (en) | Current To Voltage Converter | |
| US12003247B2 (en) | Noise shaper variable quantizer | |
| JPS62204616A (ja) | 並列比較形ａ―ｄ変換器のリファレンス調整方法 | |
| JP3169721B2 (ja) | 関数発生回路 | |
| JP2589318B2 (ja) | アナログ・デジタル変換回路 | |
| JPS63267017A (ja) | アナログ・デイジタル変換回路装置 | |
| JPH03169171A (ja) | 撮像信号処理装置 | |
| US6362758B1 (en) | Combined input circuit for analog to digital conversion | |
| JPH0327622A (ja) | Ｕ／ｂ変換回路 | |
| SU1469544A1 (ru) | Усилитель мощности | |
| JP4276745B2 (ja) | ２つのａ／ｄ変換器を有する信号合成回路 | |
| JPH11284515A (ja) | アナログ・デジタル変換器 | |
| JPH05259769A (ja) | 可変利得増幅回路 | |
| JP2621573B2 (ja) | 信号抑圧回路 | |
| JPH02146689A (ja) | 減算回路 | |
| JP2534069B2 (ja) | 出力振幅可変型バイナリトランスバ−サルフィルタ | |
| JPS5928091B2 (ja) | デイジタル−アナログヘンカンキ ノ バイアスセイギヨホウホウ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |