JPS61123965A - 入出力装置の機番決定方式 - Google Patents
入出力装置の機番決定方式Info
- Publication number
- JPS61123965A JPS61123965A JP24571684A JP24571684A JPS61123965A JP S61123965 A JPS61123965 A JP S61123965A JP 24571684 A JP24571684 A JP 24571684A JP 24571684 A JP24571684 A JP 24571684A JP S61123965 A JPS61123965 A JP S61123965A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- channel
- ilo
- interrupt
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置 （以下ＣＰＵという）と入出
力装置 （以下Ｉ１０という）との間でデータの読み出
し又は命令の実行を行って割り込み処理をする場合のＣ
ＰＵが有するチャネル機番ど１１０との間に一定の関係
を持たせた入出力装置の機番決定方式に関するものであ
る。
力装置 （以下Ｉ１０という）との間でデータの読み出
し又は命令の実行を行って割り込み処理をする場合のＣ
ＰＵが有するチャネル機番ど１１０との間に一定の関係
を持たせた入出力装置の機番決定方式に関するものであ
る。
電子計算機によりプログラムの実行を行う場合、ＣＰＵ
とＩｌｏとの間では割り込み動作の処理が行われる。即
ちＩｌｏはＧＰＵがらの命令によって処理動作し、この
処理動作が完了すると割り込み信号を発して動作完了を
通報する０例えばディスクメモリはＣＰｕから要求され
たデータが提供可能な状態になるとその旨をＣＰＵに発
信し、またプリンタはＣＰＵの指令に基づく１行印字が
終了すると、終了した旨をＣＰＵに対して発信する等で
ある。従来においては、この割り込み信号の接続方法は
例えば第７図に示すような過程によるのが一般的であっ
た。即ちＣＰＵはＣＨＩ、ＣＨ２，・・・ＣＨｎのよう
に複数個のチャネルを有し、これらのチャネルにそれぞ
れのＩｌｏがプログラムによる固定的なテーブルに従っ
てｔ［される０例えば、ディスクの情報はチャネルＣＨ
Ｉを介してＣＰＵに接続せしめられ、フロッピーはチ苓
ネルＣＨ２、またプリンターはチャネルＣＨ３を介して
ＣＰＵに接続されている。
とＩｌｏとの間では割り込み動作の処理が行われる。即
ちＩｌｏはＧＰＵがらの命令によって処理動作し、この
処理動作が完了すると割り込み信号を発して動作完了を
通報する０例えばディスクメモリはＣＰｕから要求され
たデータが提供可能な状態になるとその旨をＣＰＵに発
信し、またプリンタはＣＰＵの指令に基づく１行印字が
終了すると、終了した旨をＣＰＵに対して発信する等で
ある。従来においては、この割り込み信号の接続方法は
例えば第７図に示すような過程によるのが一般的であっ
た。即ちＣＰＵはＣＨＩ、ＣＨ２，・・・ＣＨｎのよう
に複数個のチャネルを有し、これらのチャネルにそれぞ
れのＩｌｏがプログラムによる固定的なテーブルに従っ
てｔ［される０例えば、ディスクの情報はチャネルＣＨ
Ｉを介してＣＰＵに接続せしめられ、フロッピーはチ苓
ネルＣＨ２、またプリンターはチャネルＣＨ３を介して
ＣＰＵに接続されている。
しかしながら、上記のような従来のＣＰｕと１１０との
接続方式によれば、次のような不具合があった。
接続方式によれば、次のような不具合があった。
イ）チャネル機番とＩｌｏとの接続がテーブルによって
固定されるから、有限な割り込み機番を有効に利用する
ことができない。
固定されるから、有限な割り込み機番を有効に利用する
ことができない。
口）同一のチャネル機番には固定Ｉ１０からの割り込み
信号が順次ＣＰＵに入ってくるが、ＣＰＵではその信号
がとのｉｌｏから送られてきたのか即座に識別すること
ができない。
信号が順次ＣＰＵに入ってくるが、ＣＰＵではその信号
がとのｉｌｏから送られてきたのか即座に識別すること
ができない。
ハ）チャネルは、構成的にはＣＰＵとＩｌｏとを接続す
るコネクタであるから、コネクタの接続に間違いがある
と、 ｃｐｕは発信側！１０を把握できなくなり、プロ
グラム処理に収拾できない混乱をきたす０例えば、ディ
スクからの情報はチャネルＣＨＩに入ると規定されてい
るのに、上記ディスクが誤ってチャネル０８３に接続さ
れてしまうと、ＣＰｕではディスクはチャネルＣＨＩに
接続されていると認識しているので、ディスクからの割
り込みがなされたにも拘らず異種の割り込みと判断し、
適切なプログラム実行を妨げられることとなる。そして
、このような間違いはシステムによりｒｌｏの種類、個
数等がそれぞれ相違するので、時々生じる状況下にある
。
るコネクタであるから、コネクタの接続に間違いがある
と、 ｃｐｕは発信側！１０を把握できなくなり、プロ
グラム処理に収拾できない混乱をきたす０例えば、ディ
スクからの情報はチャネルＣＨＩに入ると規定されてい
るのに、上記ディスクが誤ってチャネル０８３に接続さ
れてしまうと、ＣＰｕではディスクはチャネルＣＨＩに
接続されていると認識しているので、ディスクからの割
り込みがなされたにも拘らず異種の割り込みと判断し、
適切なプログラム実行を妨げられることとなる。そして
、このような間違いはシステムによりｒｌｏの種類、個
数等がそれぞれ相違するので、時々生じる状況下にある
。
本発明はこのような問題点に着目してなされたもので、
その目的は、チャネルの割り込み機番とＩｌｏとを一定
の規則性をもって接続し、上記割り込み機番とＩｌｏと
間の対応関係を明瞭にすることにより、 ｃｐｕが自動
的にプログラムにより対応できる回路とした入出力装置
の機番決定方式を提供することである。
その目的は、チャネルの割り込み機番とＩｌｏとを一定
の規則性をもって接続し、上記割り込み機番とＩｌｏと
間の対応関係を明瞭にすることにより、 ｃｐｕが自動
的にプログラムにより対応できる回路とした入出力装置
の機番決定方式を提供することである。
本発明は上記問題点を解決するため、中央処理装置と入
出力装置とがチャネルを介して接続される割り込み処理
システムにおいて、複数の入出力装置間に一定の順序（
プライオリティ）を付けておき、中央処理装置が有する
チャネル機番への入出力装置の接続に一定の規則性を設
け、中央処理装置がプログラム処理によって自動的に相
手側入出力装置を認識し、当該入出力装置との間でデー
タ伝送を行い得るようにしたことを特徴とするものであ
る。
出力装置とがチャネルを介して接続される割り込み処理
システムにおいて、複数の入出力装置間に一定の順序（
プライオリティ）を付けておき、中央処理装置が有する
チャネル機番への入出力装置の接続に一定の規則性を設
け、中央処理装置がプログラム処理によって自動的に相
手側入出力装置を認識し、当該入出力装置との間でデー
タ伝送を行い得るようにしたことを特徴とするものであ
る。
ＣＰｕにおいてプログラム実行がされると、Ｉ１０側で
は種々間でプライオリティ設定がされ、ＣＰｕ側ではチ
ャネルの機番に接続序列が設定されているから、プログ
ラムによってＩｌｏとチャネルとの対応が自動的にとら
れ、Ｉｌｏの識別が行われる。よってＣＰｕによるＩｌ
ｏ ｍ別動作が極めて簡略に行われる。
は種々間でプライオリティ設定がされ、ＣＰｕ側ではチ
ャネルの機番に接続序列が設定されているから、プログ
ラムによってＩｌｏとチャネルとの対応が自動的にとら
れ、Ｉｌｏの識別が行われる。よってＣＰｕによるＩｌ
ｏ ｍ別動作が極めて簡略に行われる。
第１図は、本発明の一実施例によるＣＰＵチャネルの割
り込み機番とＩｌｏとの組合わせ原理を示す説明図であ
る。この図において、ＣＰｕチャネルはＣＨＩ、Ｇ）１
２．ＣＨ３の３４’ｊｌｉ番があり、このチャネルに接
続可能なＩｌｏがＡ、８．Ｇ、Ｄ、Ｅの５種類あるもの
とする。この１１０間ではプライオリティが設定せしめ
られ、Ａ（例えばディスク）〉Ｂ（例えばフロッピー）
〉Ｃ（例えばプリンタ）〉ロンＥというように互いの１
１０間でプライオリティの設定がなされている。一方Ｃ
Ｐｕ側では、チャネル間でプライオリティの高いものか
ら順にＣＨＩ、（：Ｈ２，ＣＨ３の順序で接続するよう
に定められており、チャネルに接続された各１１０毎に
優先順の接続機番を規定したパラメータが与えられる。
り込み機番とＩｌｏとの組合わせ原理を示す説明図であ
る。この図において、ＣＰｕチャネルはＣＨＩ、Ｇ）１
２．ＣＨ３の３４’ｊｌｉ番があり、このチャネルに接
続可能なＩｌｏがＡ、８．Ｇ、Ｄ、Ｅの５種類あるもの
とする。この１１０間ではプライオリティが設定せしめ
られ、Ａ（例えばディスク）〉Ｂ（例えばフロッピー）
〉Ｃ（例えばプリンタ）〉ロンＥというように互いの１
１０間でプライオリティの設定がなされている。一方Ｃ
Ｐｕ側では、チャネル間でプライオリティの高いものか
ら順にＣＨＩ、（：Ｈ２，ＣＨ３の順序で接続するよう
に定められており、チャネルに接続された各１１０毎に
優先順の接続機番を規定したパラメータが与えられる。
今、Ｉｌｏの機種がＡ、Ｃ，Ｄであるとすると、上記１
１０間のプライオリティによりＡ ＞Ｃ＞Ｄであるから
、Ａはｃｕｔ 、 ｃはＣＨ２、ＤはＣＨ３に接続され
るような組合わせ（１）が規定される。そこで、第２図
に示すように、 ｃｐｕに接続されているＩｌｏの機種
がＡ、Ｃ，Ｄであることを例えばシステムジェネレーシ
ョン時にプログラムしておく、即ちパラメータとして与
えておく、ｃｐｕはそのプログラムを読み出すだけで、
いずれのチャネルにどのＩｌｏが接続されているかを認
識することができるから、！１０識別をより簡便に行う
ことができる。即ち、第３図に示すように、所定の割り
付は規則に従って割り込みのプライオリティを決め、こ
れをテーブルに作成しておけば、成る割り込み種である
Ｉｌｏからの割り込みがあったとき、テーブルを索引す
ることによって割り込み動作を行ってＩｌｏとこれが接
続されたチャネルとの対応をとることができる。第４図
は１１０機番の割り付けを実際のＩｌｏであるディスク
やフロッピー等について行う例を具体的に示したもので
ある。
１０間のプライオリティによりＡ ＞Ｃ＞Ｄであるから
、Ａはｃｕｔ 、 ｃはＣＨ２、ＤはＣＨ３に接続され
るような組合わせ（１）が規定される。そこで、第２図
に示すように、 ｃｐｕに接続されているＩｌｏの機種
がＡ、Ｃ，Ｄであることを例えばシステムジェネレーシ
ョン時にプログラムしておく、即ちパラメータとして与
えておく、ｃｐｕはそのプログラムを読み出すだけで、
いずれのチャネルにどのＩｌｏが接続されているかを認
識することができるから、！１０識別をより簡便に行う
ことができる。即ち、第３図に示すように、所定の割り
付は規則に従って割り込みのプライオリティを決め、こ
れをテーブルに作成しておけば、成る割り込み種である
Ｉｌｏからの割り込みがあったとき、テーブルを索引す
ることによって割り込み動作を行ってＩｌｏとこれが接
続されたチャネルとの対応をとることができる。第４図
は１１０機番の割り付けを実際のＩｌｏであるディスク
やフロッピー等について行う例を具体的に示したもので
ある。
第５図及び第８図は、本発明においてＣＰｕとＩｌｏと
の間で割り込みサービスを行うための回路構成を示す図
である。これらの図において、Ｉｌｏとしては回線１、
フロッピー２．プリンタ３等の機種が上げられる。各Ｉ
１０からの割り込み動作により割り込み信号は、Ｉ１０
制御回路７及びコネクタ８を経て割り込み制御回路４に
入力する。この割り込み制御回路４はＬＳＩ回路から成
り、当該割り込み制御回路４は、各Ｉ１０における優先
順位を判定した後、コモンバスを通してＣＰＵに割り込
みチャネルを通知する。 ＣＰＵ５は前記通知を受ける
と割り込みチャネルを認識し、予めプログラムされた主
記憶Ｂの中に格納されたテーブルを読み出し、割り込み
チャネル機番からＩ１０装置を識別し、割り込み制御回
路４に応答し、割り込みを行わせるのである。
の間で割り込みサービスを行うための回路構成を示す図
である。これらの図において、Ｉｌｏとしては回線１、
フロッピー２．プリンタ３等の機種が上げられる。各Ｉ
１０からの割り込み動作により割り込み信号は、Ｉ１０
制御回路７及びコネクタ８を経て割り込み制御回路４に
入力する。この割り込み制御回路４はＬＳＩ回路から成
り、当該割り込み制御回路４は、各Ｉ１０における優先
順位を判定した後、コモンバスを通してＣＰＵに割り込
みチャネルを通知する。 ＣＰＵ５は前記通知を受ける
と割り込みチャネルを認識し、予めプログラムされた主
記憶Ｂの中に格納されたテーブルを読み出し、割り込み
チャネル機番からＩ１０装置を識別し、割り込み制御回
路４に応答し、割り込みを行わせるのである。
以上説明してきたように１本発明によれば、Ｉｌｏの機
種をＣＰＵが認識することにより、割り送み機番の対応
が明確となり、Ｉｌｏと割り込み機番との間の対応不明
確による混乱を防止できる等の効果が得られる。
種をＣＰＵが認識することにより、割り送み機番の対応
が明確となり、Ｉｌｏと割り込み機番との間の対応不明
確による混乱を防止できる等の効果が得られる。
第１図はＣＰｕの割り込み機番とＩｌｏとの組合わせ方
式を示す図、第２図は第１ｒ１！Ｊの組合わせに従う割
り込み機番とＩｌｏとの対応を示す説明図、第３図は所
定の割り付は規則に従って割り込みａ１番をテーブル作
成する状況を示すブロック図、第４図は割り込み種とし
て具体的なＩｌｏを示す第３図と同様のブロック図、第
５図及び第８図は本発明においてＣＰＵとＩｌｏとの間
で割り込みサービスを行うための回路構成を示す図、第
７図は従来におけるＣＰＵチャネルに固定的に接続され
たＩｌｏの取付状態を示す図である。 ｌ・・・回線（１１０） ２・・・フロッピー（Ｉｌｏ） ３・・・プリンタ（Ｉｌｏ） ４・・・割り込み制御回路 ５・・・ＣＰＵ ６・・・主記憶 ７・・・Ｉ１０制御回路 ８・・・コネクタ 館１１１１ 第６図 ！７！！ｆ
式を示す図、第２図は第１ｒ１！Ｊの組合わせに従う割
り込み機番とＩｌｏとの対応を示す説明図、第３図は所
定の割り付は規則に従って割り込みａ１番をテーブル作
成する状況を示すブロック図、第４図は割り込み種とし
て具体的なＩｌｏを示す第３図と同様のブロック図、第
５図及び第８図は本発明においてＣＰＵとＩｌｏとの間
で割り込みサービスを行うための回路構成を示す図、第
７図は従来におけるＣＰＵチャネルに固定的に接続され
たＩｌｏの取付状態を示す図である。 ｌ・・・回線（１１０） ２・・・フロッピー（Ｉｌｏ） ３・・・プリンタ（Ｉｌｏ） ４・・・割り込み制御回路 ５・・・ＣＰＵ ６・・・主記憶 ７・・・Ｉ１０制御回路 ８・・・コネクタ 館１１１１ 第６図 ！７！！ｆ
Claims (1)
- 中央処理装置と複数の入出力装置とが接続手段を介して
接続されるデータ処理システムにおいて、複数種の入出
力装置間に一定の接続順序を定義するテーブル手段と、
中央処理装置に接続される入出力装置の種類を登録する
手段とを設け、中央処理装置は、このテーブル手段を参
照して、自己に接続される入出力装置と、その接続手段
における機番との対応をとることを特徴とする入出力装
置の機番決定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24571684A JPS61123965A (ja) | 1984-11-20 | 1984-11-20 | 入出力装置の機番決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24571684A JPS61123965A (ja) | 1984-11-20 | 1984-11-20 | 入出力装置の機番決定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61123965A true JPS61123965A (ja) | 1986-06-11 |
Family
ID=17137734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24571684A Pending JPS61123965A (ja) | 1984-11-20 | 1984-11-20 | 入出力装置の機番決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123965A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0696958A (ja) * | 1992-09-10 | 1994-04-08 | Matsushita Electric Ind Co Ltd | ロータリートランス |
| JP2003014653A (ja) * | 2001-06-27 | 2003-01-15 | Qi:Kk | 取付管調査装置 |
-
1984
- 1984-11-20 JP JP24571684A patent/JPS61123965A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0696958A (ja) * | 1992-09-10 | 1994-04-08 | Matsushita Electric Ind Co Ltd | ロータリートランス |
| JP2003014653A (ja) * | 2001-06-27 | 2003-01-15 | Qi:Kk | 取付管調査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| US4729090A (en) | DMA system employing plural bus request and grant signals for improving bus data transfer speed | |
| CN105718396B (zh) | 一种大数据主设备传输的i2c总线装置及其通讯方法 | |
| JPS61123965A (ja) | 入出力装置の機番決定方式 | |
| US4740910A (en) | Multiprocessor system | |
| US8151028B2 (en) | Information processing apparatus and control method thereof | |
| CN119718217B (zh) | 芯片物理信息获取方法、装置、电子设备及存储介质 | |
| EP0454096A2 (en) | Interrupt control circuit and microcomputer system comprising the same | |
| JP2504754B2 (ja) | 中央処理装置 | |
| JPH02730B2 (ja) | ||
| JPS5960633A (ja) | 回線装置の診断方式 | |
| JP2746796B2 (ja) | ハードウェアシステム試験のｉ／ｏ管理システムと、そのｉ／ｏ管理方法 | |
| CN118819638A (zh) | 一种中断处理系统、方法、可读存储介质及程序产品 | |
| JPS584365B2 (ja) | リセツト制御システム | |
| JPS6154553A (ja) | チヤネル起動制御方式 | |
| JP2692477B2 (ja) | 入出力装置のステータス確認方法 | |
| CN120743480A (zh) | 中断处理方法、装置、电子设备和存储介质 | |
| JPS59103150A (ja) | マイクロプログラム制御方式 | |
| JPH0363098B2 (ja) | ||
| JPS59220823A (ja) | インタフエ−ス制御方式 | |
| JPS62143151A (ja) | 共有メモリの診断方式 | |
| JPH071497B2 (ja) | 入出力装置状態確認方式 | |
| JPS59173829A (ja) | 入出力制御方式 | |
| JPS61103249A (ja) | テストモニタプログラムの操作方式 | |
| JPS63188237A (ja) | 割込報告側装置 |