JPS61124144A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS61124144A
JPS61124144A JP59245449A JP24544984A JPS61124144A JP S61124144 A JPS61124144 A JP S61124144A JP 59245449 A JP59245449 A JP 59245449A JP 24544984 A JP24544984 A JP 24544984A JP S61124144 A JPS61124144 A JP S61124144A
Authority
JP
Japan
Prior art keywords
hybrid integrated
integrated circuit
substrate
pads
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59245449A
Other languages
English (en)
Other versions
JPH0556658B2 (ja
Inventor
Yoshio Miura
三浦　敬男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP59245449A priority Critical patent/JPS61124144A/ja
Publication of JPS61124144A publication Critical patent/JPS61124144A/ja
Publication of JPH0556658B2 publication Critical patent/JPH0556658B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は混成集積回路、特に高密度集積化に適した混成
集積回路の改良に関する。
師）従来の技術 従来の混成集積回路は第４図に示す如く、金属基板（１
）の−主面に絶縁薄層を設けて所望の導電路（２）を設
け、導電路（２）上に半導体集積回路、チップ抵抗ある
いはチップコンデンサー等の回路素子（３）を固着して
、第５図の如く外部リード（４）のみを残して全体を樹
脂（５）でモールドして形成していた。
斯る混成集積回路は金属基板（１）の−主面に形成され
るため、ある程度の集積度を確保するには高さが必要と
なり、電子機器の薄型化設計の難点となっていた。この
原因は主として外部リード（４）の固着パッド（６）に
かなりの面積が必要となるためである。
本発明者は斯上の欠点を除去するために第６図および第
７図に示す混成集積回路を考えた。この混成集積回路は
２枚の金属基板ｆ１１１ｆｌ′Ａと、基板（１１０１２
１を接続する絶縁フィルム０３）と、フィルム０３）上
に設けた導電路０４）と、導電路（１４）上に固着した
半導体集積回路、チップ抵抗あるいはチップコンデンサ
ー等の複数の回路素子０５１とを具備し、基板的）（１
２の離間部分で絶縁フィルム（１３１を折り曲げて第７
図の如くプリント基板（田に実装される。この構造に依
れば従来と同じ集積度を有する混成集積回路を約半分の
高さにできる利点を有する。
しかし折曲部分がフレキシブルな絶縁フィルムａ鵠であ
るので、折曲角度等の形状を定型化できず自動挿入を行
なえず、また絶縁フィルムＯＪでの破断も発生するおそ
れがあった。
更に本発明者は斯上した欠点を除去するために第８図、
第９図および第１０図に示す混成集積回路を考えた。こ
の混成集積回路は金属基板（２１＋と、金属基根因１の
折曲部分ｌ２Ｉ）となる中央部に設けた細長い切欠孔（
２２と、金属基板（２１１の折曲部分α１の両端に金属
基板Ｃｌをそのまま残存させて設けた連結体ｅ渇と、金
属基板（Ｊ１１表面に付着した絶縁フィルムｆ２４）と
、絶縁フィルムＣａ上に設けた導電路Ｉ２５）と、導電
路ｅ９上に固着した複数の回路素子体とを具備し、絶縁
フィルムｃ２４）を連結体０階部分で切欠いている。
斯る混成集積回路は金属基板（２１１を折曲部分で曲折
しても、第９図の如く連結体（ハ）が単に曲折されてい
るだけで、絶縁フィルム（２４）のある曲折部分では第
１０図の如く切欠孔のにより絶縁フィルムＣ１４）が引
き伸ばされることなく基板（Ｊｕｌを曲折できる。
（／→　発明が解決しようとする問題点しかしながら上
述した混成集積回路はいずれも絶縁フィルムを不可欠と
しており、絶縁フィルム（１韓→は高価なポリイミド等
を用いている。このために混成集積回路は高価とならざ
るを得ない欠点があった。
（ハ）問題点を解決するための手段 本発明は断点に鑑みてなされ、絶縁被覆した導線を用い
て接続を行うこと罠より絶縁フィルムを不要とした混成
集積回路を実現するものである。
（ホ）作用 本発明では絶縁被覆した導線が直接導電路に超音波ボン
ディング行なえる点に着目し、絶縁被覆した導線で電極
パッド間を接続している。
（へ）実施例 本発明の一実施例を第１図乃至第３図を参照して詳述す
る。
金属基板（２１）は０．５〜１．０　Ｉｍ厚の良熱伝導
性のアルミニウムで形成され、その表面は酸化アルミニ
ウム膜で被覆されている。金属基板０１）の折曲部分（
至）となる中央部にはプレス打抜きで設けた細長い切欠
孔０２と金属基板０１）をそのまま残存させた複数本の
連結体（ハ）を設ける。連結体（２）は金属基板ｔ３σ
を一体的に支持し、折曲げても定型を保持する働きを有
する。
金属基板０１）の酸化アルミニウム膜表面には導電路Ｃ
３４）となる銅箔を貼着しておき、との銅箔を選択的に
エツチングして所望形状の導電路（財）を形成する。導
電路０４）は第１図から明らかな様に両端に実装するプ
リント基板の電極に半田付けするパッド６鴇を複数個配
列し、パッド６５１から導電路（ロ）を酸化アルミニウ
ム膜上を所望パターンに延在させる。
また切欠孔Ｃ３２１の対向する側面には電極パッド（至
）を設けており、対応する電極パッド（至）との接続を
行う。
回路素子（３７）は所望の導電路Ｃ３４）上に半田付け
される。回路素子０７）が固着される導電路（３４）の
部分は基板ｔ３１）全体に位置する様に設計し、基板Ｃ
３１）の折曲部分を除いて半導体集積回路、チップ抵抗
あるいはチップコンデンサー等の複数の回路素子を組み
込む。
本発明の特徴は切欠孔０２）の両側に設けた電極パッド
（３６）を絶縁被覆した導＃（至）で接続することにあ
る。本発明に用いる導線は第３図に示す如り、５０〜２
００μ戸の銅細線Ｏ１とその表面を被覆するウレタンあ
るいは弗化エチレンより成る絶縁被膜（４１で形成され
ている。絶縁被膜（４１は銅細線ＯＩをウレタンあるい
は弗化エチレン溶液中を通して１０〜５０μ厚（平均的
には２０μ厚）に付着したものである。斯る導線□□□
は超音波ボンディング装置を用いて電極パッド国に超音
波振動により固着する。導線（至）は断面円形の銅細線
を用いているので、導電路（財）との接点に超音波振動
のエネルギーが集中して絶縁被膜（４０が破れて銅細線
が露出される。
そして銅細線と銅の導電路０４）との同一材料の結合に
より超音波ボンディングできる。
斯上した本発明による混成集積回路では電極パッド（ト
）間を接続する導線（至）は絶縁被膜（４１で覆われて
いるので、導線弼同志が短絡するおそれもなくまた基板
０１）とも短絡するおそれがない。この結果従来用いて
いた高価な絶縁フィルムを廃止でき、安価なボンディン
グワイヤを利用できる。そして超音波ボンディング装置
を利用することにより自動ボンディングも可能である。
第２図は本発明による混成集積回路をプリント基板に実
装した断面を示している。図面から明らかな様に、切欠
孔曽で基板０１）を折曲げて、プリント基板へ半田付け
している。導線（至）は基板Ｃ３］）の折曲げに応じて
変形し且つ絶縁被傍しているので短絡のおそれもない。
（ト１　発明の効果 本発明に依れば、従来と同じ集積度を有する混成集積回
路を約半分の高さで実現でき且つ高価なフレキシブルな
絶縁フィルムを用いる必要もなくなる。
更に絶縁被覆した導線（至）を用いるので超音波ボンデ
ィングでき極めて容易に電極パッド（ト）間の接続を行
なえる。
【図面の簡単な説明】
第１図は本発明の混成集積回路を説明する平面図、第２
図は本発明の混成集積回路を実装した側面断面図、第３
図は本発明に用いる絶縁被覆した導線を説明する断面図
、第４図は従来の混成集積回路を説明する平面図、第５
図は第４図の側面断面図、第６図は従来の改良した混成
集積回路を説明する平面図、第７図は第６図の混成集積
回路を実装した側面断面図、第８図は更に改良をした従
来の混成集積回路を説明する平面図、第９図および第１
０図は第８図の混成集積回路の側面断面図である。 主な図番の説明 ０１）は金属基板、　６２は切欠孔、　（ハ）は連結体
、（ホ））は導電路、　（至）は電極パッド、　６Ｄは
回路素子、（至）は導線である。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　靜　夫 第２図 第３図 第５図 第７図 第９図　　　　　　　第１０図

Claims (1)

    【特許請求の範囲】
  1. １、金属基板と、該金属基板の折曲部分に設けた切欠孔
    と前記基板を一体化する連結体と、前記金属基板表面上
    の絶縁薄層上に設けた所望の導電路と、該導電路上に固
    着された複数の回路素子とを具備し、前記切欠孔の両側
    に対向して電極パッドを設け、該電極パッドを絶縁被覆
    した導線で接続することを特徴とする混成集積回路。
JP59245449A 1984-11-20 1984-11-20 混成集積回路 Granted JPS61124144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59245449A JPS61124144A (ja) 1984-11-20 1984-11-20 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59245449A JPS61124144A (ja) 1984-11-20 1984-11-20 混成集積回路

Publications (2)

Publication Number Publication Date
JPS61124144A true JPS61124144A (ja) 1986-06-11
JPH0556658B2 JPH0556658B2 (ja) 1993-08-20

Family

ID=17133825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59245449A Granted JPS61124144A (ja) 1984-11-20 1984-11-20 混成集積回路

Country Status (1)

Country Link
JP (1) JPS61124144A (ja)

Also Published As

Publication number Publication date
JPH0556658B2 (ja) 1993-08-20

Similar Documents

Publication Publication Date Title
US4941033A (en) Semiconductor integrated circuit device
US5206188A (en) Method of manufacturing a high lead count circuit board
WO2003005445A1 (en) Semiconductor device and semiconductor module
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
JPS6011809B2 (ja) 混成集積回路
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
JPS61124144A (ja) 混成集積回路
KR100774894B1 (ko) 반도체 장치
JP2504486B2 (ja) 混成集積回路構造
JP2870021B2 (ja) 部品搭載用回路基板
JP2004363351A (ja) 積層型の半導体装置
JP4078723B2 (ja) コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。
JP2954559B2 (ja) 配線基板の電極構造
JP2876789B2 (ja) 半導体モジュール
JPH0519974Y2 (ja)
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JPH0442937Y2 (ja)
JPS6347157B2 (ja)
JPH064605Y2 (ja) 混成集積回路
JPH05152703A (ja) 混成集積回路装置
JP2792958B2 (ja) 混成集積回路装置
JPH0359591B2 (ja)
JP2865400B2 (ja) 混成集積回路装置
TW202505294A (zh) 配線電路基板
JPH0735413Y2 (ja) 混成集積回路におけるチツプ電子部品の取付構造