JPS61125122A - 半導体薄膜結晶層の製造方法 - Google Patents

半導体薄膜結晶層の製造方法

Info

Publication number
JPS61125122A
JPS61125122A JP59246311A JP24631184A JPS61125122A JP S61125122 A JPS61125122 A JP S61125122A JP 59246311 A JP59246311 A JP 59246311A JP 24631184 A JP24631184 A JP 24631184A JP S61125122 A JPS61125122 A JP S61125122A
Authority
JP
Japan
Prior art keywords
thin film
film
semiconductor thin
crystal layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59246311A
Other languages
English (en)
Other versions
JPH0236053B2 (ja
Inventor
Toshio Yoshii
俊夫 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59246311A priority Critical patent/JPS61125122A/ja
Publication of JPS61125122A publication Critical patent/JPS61125122A/ja
Publication of JPH0236053B2 publication Critical patent/JPH0236053B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、単結晶半導体基板上に形成された絶縁膜上に
半導体ＷＩＩＩＩ結晶層を成長させる方法に係わり、特
に絶縁膜に設ける開口部の改良をはかった半導体薄膜結
晶層の製造方法に関する。
〔発明の技術的背景とその問題点〕
絶縁基板上の単結晶薄膜は、ＳＯ８（サファイア上のシ
リコン）の例でも判るように、次にのべるような利点を
有する。即ち、 ■　単結晶薄膜を島状に分離し或いは誘電体により分離
することによって、素子間の分離が容易且つ完全となる
。
■　単結晶薄膜上にＭＯＳインバータ回路を作るときは
、基板バイアス効果がないことからスイッチング速度が
速い。
■　奇生浮遊容量が小さく、高速化をはかり得る。
−の利点を有する。
ところで、ＳＯ８では下地基板として単結晶サファイア
が必要となるため、！１ＩＩｉ洛が高くなることが問題
点として残っている。そこで、溶融水晶板や３ｉウエハ
を酸化して形成した非晶質Ｓｉ０２膜或いはＳｉウェハ
上に堆積した３ｉＮ、３ｉＱ２）！！上に半導体膜を更
に堆積したものを使用する試みがある。このような５ｏ
ｌ（絶縁膜上のシリコン）構造は、最近発達したビーム
アニール法によって部分的に可能になってい。即ち、３
ｉを例にとると、単結晶８１基板を酸化し、５ｉＯ２ｆ
ｆｌを形成した後、この一部分を除去することによって
間口し、次に多結晶Ｓｉ膜を全面的に被着し、３ｉ基板
表面からＳｉＯ２膜上まで多結晶Ｓ１膜を連続して延在
させる。その後、エネルギービームを照射走査すると、
半導体基板表面で溶融した多結晶Ｓ　ｉ　１％は基板か
ら液相エピタキシャル成長成長によって単結晶化し、さ
らにビームの走査方向に沿ってＳｉＯ２膜上の多結晶３
ｉ膜もそれに引続き単結晶化されるというものである。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、開口部上に被着したＳｉを溶融せしめ
るのに必要なエネルギーはＳｉＯ２膜上でのそれと比較
して高くなる。これは、Ｓｉの熱伝導率がＳｉＯ２のそ
れよりも大きいため、３ｉ基板上のＳ　ｉ　ＩＩでは熱
基板下方へ伝導していく割合が大きくなり、基板表面近
くの温度が３ｉ０２膜上の３ｔよりも同一供給エネルギ
ー条件の下では低くなるためである。これを解決するた
めにエネルギーを大きくすると、Ｓ　ｉ　０２）！上の
Ｓ層表面の平滑性が失われる現象が見られ、従来の方法
では絶縁膜上に表面平滑性の優れた単結晶層を得ること
は困難であった。そして、３次元ＩＣを実現するには、
この欠点が解決すべき大きな問題となっている。
〔発明の目的〕
本発明の目的は、結晶性及び表面平滑性の優れた半導体
結晶層を絶縁膜上に形成することができ、３次元ＩＣ等
の製造に好適する半導体薄膜結晶層の製造方法を提供す
ることにある。
〔発明の概要〕
本発明の骨子は、絶縁膜に設ける開口部（ジ−トド部）
を複数の小さな島状領域とし、シード部を溶融せしめる
のに必要なエネルギーをその周囲から供給させ、絶縁膜
上の半導体薄膜の単結晶化を容易にすることにある。
即ち本発明は、半導体単結晶基板上に形成された一部開
口部を有する絶縁膜上に非晶質若しくは多結晶の半導体
薄膜を堆積し、この半導体薄膜上でエネルギービームを
走査して該薄膜を溶融再結晶化せしめる半導体７ｉＩ膜
結晶層の製造方法において、前記絶縁膜に開口部を形成
する際に、前記ビ→ムの走査方向と直交する方向に列を
なすよう複重の島状開口部を形成し、且つこの列を前記
ビームの走査方向に沿って複数本形成するようにした方
法である。
〔発明の効果〕
本発明によれば、シード部の溶融に必要なエネルギーが
その周囲から供給されることになり、シード部の半導体
１１１１の溶融が容易になる。このため、半導体薄膜に
与えるエネルギーとしては、絶縁膜上の半導体１１１１
を溶融するエネルギーで十分となる。従って、絶縁膜上
に形成される半導体薄膜結晶層の結晶性の向上及び表面
平滑性の向上をはかり得、３次元ＩＣの製造等に極めて
有効である。
〔発明の実施例〕
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例方法に係わる
シリコン単結晶層の製造工程を示す断面図である。まず
、第１図（ａ）に示す如く単結晶シリコン基板（単結晶
半導体基板）１１上にシリコン酸化１！ＪＩ（絶縁ＩＩ
）１２を形成し、次いで同図（ｂ）に示す如くこのシリ
コン酸化１１２に開口部１３を形成する。ここで、開口
部１３は第２図に平面図を示す如く単結晶化する領域２
０の周囲に複数個形成する。即ち、後述するビーム走査
方向と平行な方向に島状の開口部を列状に形成し、且つ
この列を複数個形成する。さらに、上記ビーム走査方向
と直交する方向にも上記と同ＦＩＡな開口部を形成する
。ここで、第２図中２）．２２．２３はビーム走査方向
と平行な方向の開口部の列、２４．２５．２６はビーム
走査方向に直交する方向の開口部の列である。また、開
口部１３は第３図に第２図の要部を拡大して示す如く複
数の列２），２２．２３が相互に僅かにずれるように形
成する。
次に、第１図（Ｃ）に示す如く全面に多結晶シリコン膜
（半導体Ｎ膜）１４を堆積する。次いで、第１図（ｄ）
に示す如くビーム径２０［μｍφ］の電子ビーム１５を
用い、加速電圧１０　［ＫｅＶ］、ビーム電流３［ｍＡ
コ、走査速度１　［ＣＩＲ／ｓｅｃ　］でアアニルし、
多結晶シリコン膜１４を溶融再結晶化せしめ、シリコン
単結晶層１４′を形成する。
このとき、開口部１３を島状に形成しているので、列全
体が開口部の場合と比べて四方からビーム照射による熱
エネルギーが供給され、開口部１３のシリコンが溶融し
易くなる。即ち、シリコン声化膜１２の熱伝導度はシリ
コン基板１１のそれよりも小さいため、Ｓｉ／ＳｉＯ２
構造のシリコ・ン側からＳｉ／Ｓｉ側へのシリコンに熱
が流れる。
このようにして開口部１３での溶融−再固化から基板結
晶方位を引継いだシリコン単結晶層１４′がシリコン酸
化膜１２上を横方向に成長していく。
ここで、開口部１３が一列の場合、開口部の存在しない
部分にはビーム走査方向に対し多結晶が成長することに
なる。しかし、本実施例では複数の列２），２２．２３
をずらして形成しているので、第４図に示す如くビーム
走査方向と直交する方向に対し全体としてまんべんなく
開口部を持つようになるので、第３列目の列２３以降で
は全体が単結晶化されることになる。
かくして本実施例方法によれば、開口部１３を複数の島
状領域としているので、開口部１３上の多結晶シリコン
Ｉｌ！１４をその周囲からの熱供給により容易に溶融さ
せることができる。さらに、開口部１３の列２）．２２
．２３をビーム走査方向に対しずらして形成しているの
で、ビーム走査方向に対し第３列目の列２３以降の全体
を単結晶化することができる。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記島状開口部の大きさ及び数、さら
には開口部の列の本数等は、仕櫟に応じて適宜窓めれば
よい。また、前記ビーム走査方向と直交する方向の開口
部の列は必ずしも心線なく、除去するようにしてもよい
。また、前記半導体！ｆｆｌとしては、多結晶シリコン
の代りに非晶質シリコン、さらに他の半導体を用いるこ
とも可能である。さらに、電子ビームの代りにレーザご
−ムを用いてもよいのは、勿論のことである。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
【図面の簡単な説明】
第１図（ａ）〜（（ｆ）は本発明の一実施例方法に係わ
るシリコン単結晶層の製造工程を示す断面図、第２図は
開口部の配列状態を示す平面図、第３図は第２図の要部
構成を拡大して示す平面図、第４図は上記実施例方法の
作用を説明するための模式図である。 １１・・・単結晶シリコン基板（単結晶半導体基板）、
１２・・・シリコン酸化膜（絶縁ＩＩＩ）、１３・・・
開口部、１４・・・多結晶シリコン膜（半導体薄膜）、
１４′・・・シリコン単結晶層、１５・・・電子ビーム
（エネルギービーム）、２０・・・単結晶化する領域、
２）、〜，２６・・・開口部の列、２）１．〜，２６５
・・・島状開口部。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体単結晶基板上に形成された一部開口部を有
    する絶縁膜上に非晶質若しくは多結晶の半導体薄膜を堆
    積し、この半導体薄膜上でエネルギービームを走査して
    該薄膜を溶融再結晶化せしめる半導体薄膜結晶層の製造
    方法において、前記絶縁膜の開口部を前記ビームの走査
    方向と直交する方向に列をなすよう島状に形成し、且つ
    この列を前記ビームの走査方向に沿つて複数本形成した
    ことを特徴とする半導体薄膜結晶層の製造方法。
  2. （２）前記ビーム走査方向に沿った複数本の列を、ビー
    ム走査方向から見た開口部がつながるように相互に僅か
    にずれて形成したことを特徴とする特許請求の範囲第１
    項記載の半導体薄膜結晶層の製造方法。
JP59246311A 1984-11-22 1984-11-22 半導体薄膜結晶層の製造方法 Granted JPS61125122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59246311A JPS61125122A (ja) 1984-11-22 1984-11-22 半導体薄膜結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59246311A JPS61125122A (ja) 1984-11-22 1984-11-22 半導体薄膜結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPS61125122A true JPS61125122A (ja) 1986-06-12
JPH0236053B2 JPH0236053B2 (ja) 1990-08-15

Family

ID=17146664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59246311A Granted JPS61125122A (ja) 1984-11-22 1984-11-22 半導体薄膜結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS61125122A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114419A (ja) * 1981-12-28 1983-07-07 Fujitsu Ltd 半導体装置用基板の製造方法
JPS58164219A (ja) * 1982-03-25 1983-09-29 Agency Of Ind Science & Technol 積層型半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114419A (ja) * 1981-12-28 1983-07-07 Fujitsu Ltd 半導体装置用基板の製造方法
JPS58164219A (ja) * 1982-03-25 1983-09-29 Agency Of Ind Science & Technol 積層型半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0236053B2 (ja) 1990-08-15

Similar Documents

Publication Publication Date Title
JPS58176929A (ja) 半導体装置の製造方法
JPS5939790A (ja) 単結晶の製造方法
JPS61251115A (ja) 絶縁膜上の半導体単結晶成長方法
JPS5939791A (ja) 単結晶の製造方法
JPH0236053B2 (ja)
JPS59184517A (ja) 積層型半導体装置の製造方法
KR100695144B1 (ko) 단결정 실리콘 기판 및 그 제조방법
JPS60246621A (ja) シリコン結晶層の製造方法
JPH01168050A (ja) 積層型半導体装置
JPS62130510A (ja) 半導体基体の製造方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPS6159818A (ja) 半導体装置の製造方法
JPS6091624A (ja) 半導体装置
JPS58180019A (ja) 半導体基体およびその製造方法
JPH0775223B2 (ja) 半導体単結晶層の製造方法
JPS6320011B2 (ja)
JPS61125169A (ja) 半導体装置の製造方法
JPH0152888B2 (ja)
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JPH01264215A (ja) 半導体装置の製造方法
JPS63300510A (ja) 積層型半導体装置
JPS6167218A (ja) 半導体装置の製造方法
JPH039514A (ja) 半導体基板の製造方法
JPS60246622A (ja) 半導体結晶層の製造方法
JPS6319808A (ja) 半導体単結晶層の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term