JPS61126847A - デ−タ伝送システムの回線断線検出装置 - Google Patents
デ−タ伝送システムの回線断線検出装置Info
- Publication number
- JPS61126847A JPS61126847A JP59247420A JP24742084A JPS61126847A JP S61126847 A JPS61126847 A JP S61126847A JP 59247420 A JP59247420 A JP 59247420A JP 24742084 A JP24742084 A JP 24742084A JP S61126847 A JPS61126847 A JP S61126847A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- line
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は平衡型伝送方式のデータ伝送システムに係わり
、特に送信側機器と受信側機器と間の伝送回線の断線を
検出するデータ伝送システムの回線断線検出装置に関す
る。
、特に送信側機器と受信側機器と間の伝送回線の断線を
検出するデータ伝送システムの回線断線検出装置に関す
る。
[従来の技術]
平衡型伝送方式を採用しているデータ伝送システムにお
いては、送信側機器と受信側機器とは第1および第2の
2系統の信号回線からなる伝送回線でもって接続されて
いる。そして、送信側機器から受信側機器へHレベルと
Lレベルとの組合わせからなるパルス波形状のデータ信
号を送信する場合、第1の信号回線でもって上記データ
信号をそのまま第1のデータ信号として送信し、第2の
信号回線でもって上記データ信号のHレベルとLレベル
とを反転させた第2のデータ信号を第1のデータ信号と
同期させて送信する。このように2系統の信号回線に常
に互いに相反する論理レベルを有するデータ信号をそれ
ぞれ送信することによって、データをより確實に送信す
ることができる。
いては、送信側機器と受信側機器とは第1および第2の
2系統の信号回線からなる伝送回線でもって接続されて
いる。そして、送信側機器から受信側機器へHレベルと
Lレベルとの組合わせからなるパルス波形状のデータ信
号を送信する場合、第1の信号回線でもって上記データ
信号をそのまま第1のデータ信号として送信し、第2の
信号回線でもって上記データ信号のHレベルとLレベル
とを反転させた第2のデータ信号を第1のデータ信号と
同期させて送信する。このように2系統の信号回線に常
に互いに相反する論理レベルを有するデータ信号をそれ
ぞれ送信することによって、データをより確實に送信す
ることができる。
[発明が解決しようとする問題点]
通常上記のようなデータ伝送システムにおていは、受信
側機器に送信側機器から送信されたデータ信号が正規に
受信できなかった場合に伝送異常を検出する異常検出装
置が付加されている。しかし、従来の異常検出装置は、
伝送異常を検出した場合、その異常現象が伝送回線の断
線に起因するものか、送信側機器に起因するものかを判
断する機能を備えていなかった。したがって、原因究明
に多大の時間を必要とした。さらに、伝送回線が断線の
場合、一方の信号回線のみが断線しているのか、又は両
方の信号回線とも断線しているのかを調べる必要があり
、原因究明の時間がざらに長くなる。その結果、点検補
修作業によるデータ伝送システムの停止時間が長くなり
、システム全体の信頼性が低下する虞れがあった。
側機器に送信側機器から送信されたデータ信号が正規に
受信できなかった場合に伝送異常を検出する異常検出装
置が付加されている。しかし、従来の異常検出装置は、
伝送異常を検出した場合、その異常現象が伝送回線の断
線に起因するものか、送信側機器に起因するものかを判
断する機能を備えていなかった。したがって、原因究明
に多大の時間を必要とした。さらに、伝送回線が断線の
場合、一方の信号回線のみが断線しているのか、又は両
方の信号回線とも断線しているのかを調べる必要があり
、原因究明の時間がざらに長くなる。その結果、点検補
修作業によるデータ伝送システムの停止時間が長くなり
、システム全体の信頼性が低下する虞れがあった。
本発明はこのような事情に基づいてなされたものであり
、その目的とするところは、簡単な回路構成でもって伝
送回線の断線を検出でき、伝送異常詩における故障箇所
を短時間で究明でき、点検補修作業によるデータ伝送シ
ステムの停止時間を短縮できシステム全体の信頼性を向
上できるデータ伝送システムの回線断線検出装置を提供
することにある。
、その目的とするところは、簡単な回路構成でもって伝
送回線の断線を検出でき、伝送異常詩における故障箇所
を短時間で究明でき、点検補修作業によるデータ伝送シ
ステムの停止時間を短縮できシステム全体の信頼性を向
上できるデータ伝送システムの回線断線検出装置を提供
することにある。
〔問題点を解決するための手段]
本発明のデータ伝送システムの回線断線検出装置は、2
系統の信号回線からなる伝送回線を有した平衡型伝送方
式のデータ伝送システムにおいて、受信側機器に、第1
の信号回線から入力された第1のデータ信号と基準電圧
信号とを比較する第1の電圧比較回路と、第2の信号回
線から入力された第2のデータ信号と基準電圧信号とを
比較する第2の電圧比較回路と、これら第1および第2
の電圧比較回路の出力信号の論理和を算出する論理和回
路とを備えたものである。
系統の信号回線からなる伝送回線を有した平衡型伝送方
式のデータ伝送システムにおいて、受信側機器に、第1
の信号回線から入力された第1のデータ信号と基準電圧
信号とを比較する第1の電圧比較回路と、第2の信号回
線から入力された第2のデータ信号と基準電圧信号とを
比較する第2の電圧比較回路と、これら第1および第2
の電圧比較回路の出力信号の論理和を算出する論理和回
路とを備えたものである。
また別の発明においては、上記発明に加えて、前記論理
和回路を第1の論理和回路とすると、この第1の論理和
回路の出力信号が入力され、入力信号のレベル変化時刻
から一定時間経過後に出力信号のレベルが変化する単安
定回路と、この単安定回路の出力信号と第1の論理和回
路の出力信号との論理和を算出する第2の論理和回路と
を備えたものである。
和回路を第1の論理和回路とすると、この第1の論理和
回路の出力信号が入力され、入力信号のレベル変化時刻
から一定時間経過後に出力信号のレベルが変化する単安
定回路と、この単安定回路の出力信号と第1の論理和回
路の出力信号との論理和を算出する第2の論理和回路と
を備えたものである。
[作用]
このように構成されたデータ伝送システムの回線断線検
出装置であれば、第1および第2のデータ信号が正常で
あれば、論理和回路の出力信号は常に同−論理レベルで
あるので、この論理和回路の出力信号レベルが第1また
は第2のデータ信号のレベル変化に応動して変化したと
き第1および第2の信号回線のいずれか一方の信号回線
が断線したと判断できる。
出装置であれば、第1および第2のデータ信号が正常で
あれば、論理和回路の出力信号は常に同−論理レベルで
あるので、この論理和回路の出力信号レベルが第1また
は第2のデータ信号のレベル変化に応動して変化したと
き第1および第2の信号回線のいずれか一方の信号回線
が断線したと判断できる。
また別の発明においては、いずれか一方が断線したとき
単安定回路の出力信号レベルは一定周期で変化し、両方
共断線した場合第1の論理和回路の出力信号レベルは正
常時の逆レベルになるので、第2の論理和回路の出力信
号のレベルを検出することによって、前記2つの信号回
線のいずれか一方が断線したのか、両方が断線したのか
を容易に判断できる。
単安定回路の出力信号レベルは一定周期で変化し、両方
共断線した場合第1の論理和回路の出力信号レベルは正
常時の逆レベルになるので、第2の論理和回路の出力信
号のレベルを検出することによって、前記2つの信号回
線のいずれか一方が断線したのか、両方が断線したのか
を容易に判断できる。
[実施例]
以下本発明の一実施例を図面を用いて説明する。
第2図は実施例の回線断線検出装置を組込んだデータ伝
送システムを示すブロック図である。このデータ伝送シ
ステムは平衡型伝送方式を採用しており、1台のホスト
コンピュータ1に伝送回線2を介して複数の端末機3が
閉ループに接続されている。
送システムを示すブロック図である。このデータ伝送シ
ステムは平衡型伝送方式を採用しており、1台のホスト
コンピュータ1に伝送回線2を介して複数の端末機3が
閉ループに接続されている。
伝送回線2は第1の信号回線2aと第2の信号回線2b
との2系統の信号回線で構成されており、ホストコンピ
ュータ1から各端末機3へ送出されるデータ信号および
各端末機3からホストコンピュータ1へ送出されるデー
タ信号は閉ループに形成された伝送回線2を例えば矢印
で示す一方向のみに伝送される。したがって、互いに隣
接する一対の端末機3どうしで送信側機器および受信I
I Ijl器を構成している。
との2系統の信号回線で構成されており、ホストコンピ
ュータ1から各端末機3へ送出されるデータ信号および
各端末機3からホストコンピュータ1へ送出されるデー
タ信号は閉ループに形成された伝送回線2を例えば矢印
で示す一方向のみに伝送される。したがって、互いに隣
接する一対の端末機3どうしで送信側機器および受信I
I Ijl器を構成している。
そして、送信側機器となる端末Ia3から受信側様器と
なる端末機3へHレベルとLレベルとの組合わせからな
るパルス波形状のデータ信号を送信する場合、第1の信
号回線2aでもって上記データ信号をそのまま第1のデ
ータ信号として送信し、第2の信号回線2bでもって上
記データ信号のHレベルとLレベルとを反転させた第2
のデータ信号を第1のデータ信号と同期させて送信する
。
なる端末機3へHレベルとLレベルとの組合わせからな
るパルス波形状のデータ信号を送信する場合、第1の信
号回線2aでもって上記データ信号をそのまま第1のデ
ータ信号として送信し、第2の信号回線2bでもって上
記データ信号のHレベルとLレベルとを反転させた第2
のデータ信号を第1のデータ信号と同期させて送信する
。
第1図は各端末vs3の伝送回線2の入出力部に設けら
れた実施例の回線断線検出装置を示す回路図であり、図
中4a、4bは送信側の端末機3に接続された伝送回線
2を構成する第1および第2の信号回線2a、2bの入
力端子である。なお、図中5a、5bはこの端末機3に
対して受信側の端末機3に接続された伝送回線2に対す
る出力端子である。
れた実施例の回線断線検出装置を示す回路図であり、図
中4a、4bは送信側の端末機3に接続された伝送回線
2を構成する第1および第2の信号回線2a、2bの入
力端子である。なお、図中5a、5bはこの端末機3に
対して受信側の端末機3に接続された伝送回線2に対す
る出力端子である。
送信側の端末機3からの第1および第2の信号回線2a
、2bは前述の入力端子4a、4bを介して伝送用レシ
ーバ6の非反転入力端子および反転入力端子へ接続され
ている。伝送用レシーバ6は受信したデータ信号を、こ
の端末[3自体のコンピュータの中央処理装置(CPL
J)にパスライン7を介して接続された入力ボート8の
データ入力端子りへ送出する。また、CPUにパスライ
ン7を介して接続された出力ボート9のデータ出力端子
は伝送用ドライバ10の入力端子へ接続され、この伝送
用ドライバ10の非反転出力端子および反転出力端子は
前記出力端子5a、5bにそれぞれ接続されている。
、2bは前述の入力端子4a、4bを介して伝送用レシ
ーバ6の非反転入力端子および反転入力端子へ接続され
ている。伝送用レシーバ6は受信したデータ信号を、こ
の端末[3自体のコンピュータの中央処理装置(CPL
J)にパスライン7を介して接続された入力ボート8の
データ入力端子りへ送出する。また、CPUにパスライ
ン7を介して接続された出力ボート9のデータ出力端子
は伝送用ドライバ10の入力端子へ接続され、この伝送
用ドライバ10の非反転出力端子および反転出力端子は
前記出力端子5a、5bにそれぞれ接続されている。
第1の信号回線2aが接続された入力端子5aは抵抗1
1を介して第1の電圧比較回路12の反転入力端子に接
続され、第2の信号回線2bが接続された入力端子4b
は抵抗13を介して第2の電圧比較回路14の反転入力
端子に接続されている。第1および第2の電圧比較回路
12.14の非反転入力端子は共通して分圧用の抵抗1
5を介して+5Vの一定電圧を出力する制御電源端子1
6に接続されると共に、抵抗7を介して接地されている
。なお、分圧用の抵抗15の抵抗値は、各電圧比較回路
12.14の非反転入力端子の端子電圧(基準電圧)が
各信号回線2a、2bの各データ信号のHレベルとLレ
ベルとの中間の値になるように設定されている。
1を介して第1の電圧比較回路12の反転入力端子に接
続され、第2の信号回線2bが接続された入力端子4b
は抵抗13を介して第2の電圧比較回路14の反転入力
端子に接続されている。第1および第2の電圧比較回路
12.14の非反転入力端子は共通して分圧用の抵抗1
5を介して+5Vの一定電圧を出力する制御電源端子1
6に接続されると共に、抵抗7を介して接地されている
。なお、分圧用の抵抗15の抵抗値は、各電圧比較回路
12.14の非反転入力端子の端子電圧(基準電圧)が
各信号回線2a、2bの各データ信号のHレベルとLレ
ベルとの中間の値になるように設定されている。
各電圧比較回路12.14の各出力信号は、第1の論理
和回路18へ入力される。この第1の論理和回路18は
抵抗19および+5■の制御電源端子とで形成された負
論理のワイアードオアで構成されている。第1の論理和
回路18の出力信号は第2の論理和回路20の一方の入
力端子へ入力されると共に、単安定回路21のへ入力端
子へ入力される。
和回路18へ入力される。この第1の論理和回路18は
抵抗19および+5■の制御電源端子とで形成された負
論理のワイアードオアで構成されている。第1の論理和
回路18の出力信号は第2の論理和回路20の一方の入
力端子へ入力されると共に、単安定回路21のへ入力端
子へ入力される。
単安定回路21のB入力端子は接地されており、Q出力
端子から出力される出力信号は第2の論理回路20の他
方の入力端子へ入力される。また、単安定回路21には
時定数設定用の抵抗22およびコンデンサ23が接続さ
れている。したがって、単安定回路21の出力信号レベ
ルは、へ入力端子に入力された第1の論理回路18の出
力信号レベルが変化すると、この出力信号レベルの立上
がり時刻から抵抗22とコンデンサ23どの時定数で定
まる一定時間T経過するまでの期間だけHレベルとなる
。なお、上記一定時間Tは第1および第2のデータ信号
におけるレベル変化の周期より十分長く設定されている
。第2の論理和回路20の出力信号は伝送回線2の断線
検出信号として入力ボート8の断線検出入力端子Fへ入
力される。
端子から出力される出力信号は第2の論理回路20の他
方の入力端子へ入力される。また、単安定回路21には
時定数設定用の抵抗22およびコンデンサ23が接続さ
れている。したがって、単安定回路21の出力信号レベ
ルは、へ入力端子に入力された第1の論理回路18の出
力信号レベルが変化すると、この出力信号レベルの立上
がり時刻から抵抗22とコンデンサ23どの時定数で定
まる一定時間T経過するまでの期間だけHレベルとなる
。なお、上記一定時間Tは第1および第2のデータ信号
におけるレベル変化の周期より十分長く設定されている
。第2の論理和回路20の出力信号は伝送回線2の断線
検出信号として入力ボート8の断線検出入力端子Fへ入
力される。
このように構成されたデータ伝送システムの回線断線検
出装置の動作説明を第3図乃至第5図のタイムチャート
を用いて行なう。
出装置の動作説明を第3図乃至第5図のタイムチャート
を用いて行なう。
第3図は伝送回路2を構成する第1および第2の信号回
線2a、2bがいずれも正常状態にある場合を示す。入
力端子4a、を介して入力された第1の信号回線2aの
第1のデータ信号aと、入力端子4bを介して入力され
た第2の信号回線2bの第2のデータ信号すは、図示す
るように、常に互いに相反するH又はLの論理レベルを
有する信号波形である。したがって、第1および第2の
データ信号が反転入力端子に入力された各電圧比較回路
12.14のそれぞれの出力信号は必ず互いに反対の論
理レベルを示すために、負論理のワイアードオアで構成
された第1の論理回路18の出力信号Cは図示するよう
に常にLレベルを維持する。第1の論理回路18の出力
信号Cが常にLレベルであれば、単安定回路21のへ入
力端子の信号レベルもLのままであるので、この単安定
回路21のQ出力端子の出力信号dもLレベルを維持す
る。その結果、各入力端子に第1の論理和回路18の出
力信号Cおよび単安定回路21の出力信号dが入力され
る第2の論理和回路21の出力信号eも常にしレベルを
維持する。したがって、入力ポート8の断線検出端子F
は伝送回線2が正常であることを示す[L]レベルを維
持する。
線2a、2bがいずれも正常状態にある場合を示す。入
力端子4a、を介して入力された第1の信号回線2aの
第1のデータ信号aと、入力端子4bを介して入力され
た第2の信号回線2bの第2のデータ信号すは、図示す
るように、常に互いに相反するH又はLの論理レベルを
有する信号波形である。したがって、第1および第2の
データ信号が反転入力端子に入力された各電圧比較回路
12.14のそれぞれの出力信号は必ず互いに反対の論
理レベルを示すために、負論理のワイアードオアで構成
された第1の論理回路18の出力信号Cは図示するよう
に常にLレベルを維持する。第1の論理回路18の出力
信号Cが常にLレベルであれば、単安定回路21のへ入
力端子の信号レベルもLのままであるので、この単安定
回路21のQ出力端子の出力信号dもLレベルを維持す
る。その結果、各入力端子に第1の論理和回路18の出
力信号Cおよび単安定回路21の出力信号dが入力され
る第2の論理和回路21の出力信号eも常にしレベルを
維持する。したがって、入力ポート8の断線検出端子F
は伝送回線2が正常であることを示す[L]レベルを維
持する。
次に時刻toにて伝送回線2の2系統の信号回線のうち
例えば第2の信号回線2bのみが断線した場合、第4図
に示すように時刻toにて第2のデータ信号すがLレベ
ルに固定される。その結果筒2の電圧比較回路14の出
力信号はHレベル一定になるので、第1の論理和回路1
8の出力信号Cは図示するように、第1のデータ信号a
の論理レベルを反転した信号波形となる。したがって。
例えば第2の信号回線2bのみが断線した場合、第4図
に示すように時刻toにて第2のデータ信号すがLレベ
ルに固定される。その結果筒2の電圧比較回路14の出
力信号はHレベル一定になるので、第1の論理和回路1
8の出力信号Cは図示するように、第1のデータ信号a
の論理レベルを反転した信号波形となる。したがって。
単安定回路21のQ出力端子の出力信号dは、第1の論
理和回路18の出力信号CがLレベルからHレベルへ立
上がる時刻toにてLレベルからHレベルへ立上がり、
前述の一定時間T経過した時刻t1にてHレベルからL
レベルへ立下がる。そして、一定時間T経過後における
第1の論理和回路18の出力信号Cの最初の立上がり時
刻t2に同期して、単安定回路21の出力信号dは再び
Hレベルへ立上がる。その結果、第2の論理和回路20
の出力信号eは図示するように、時刻toから時刻t1
までHレベルで、時刻t1から時刻t2までLレベルと
なる。すなわち、入力ポート8の断線検出端子Fには、
時刻tl−t2間の時間をT1とすると、(T+Tt
)を周期とする一方の信号回線断線を示す周期信号が入
力される。
理和回路18の出力信号CがLレベルからHレベルへ立
上がる時刻toにてLレベルからHレベルへ立上がり、
前述の一定時間T経過した時刻t1にてHレベルからL
レベルへ立下がる。そして、一定時間T経過後における
第1の論理和回路18の出力信号Cの最初の立上がり時
刻t2に同期して、単安定回路21の出力信号dは再び
Hレベルへ立上がる。その結果、第2の論理和回路20
の出力信号eは図示するように、時刻toから時刻t1
までHレベルで、時刻t1から時刻t2までLレベルと
なる。すなわち、入力ポート8の断線検出端子Fには、
時刻tl−t2間の時間をT1とすると、(T+Tt
)を周期とする一方の信号回線断線を示す周期信号が入
力される。
ざらに、伝送回線2を構成する第1および第2の信号回
線2a、2bが時刻to にて両方共析線した場合は、
第5図に示すように時刻to以降第1および第2のデー
タ信号a、bは共にLレベルに固定される。その結果筒
1および第2の電圧比較回路12414の出力信号は共
にHレベル一定になるので、第1の論理和回路18の出
力信号CはHレベルとなる。したがって、単安定回路2
1のQ出力端子の出力信号dは、第1の論理和回路18
の出力信号Cff1LレベルからHレベルへ立上がる時
刻toにてLレベルからHレベルへ立上がり、前述の一
定時間T経過した時刻t1にてHレベルからLレベルへ
立下がる。
線2a、2bが時刻to にて両方共析線した場合は、
第5図に示すように時刻to以降第1および第2のデー
タ信号a、bは共にLレベルに固定される。その結果筒
1および第2の電圧比較回路12414の出力信号は共
にHレベル一定になるので、第1の論理和回路18の出
力信号CはHレベルとなる。したがって、単安定回路2
1のQ出力端子の出力信号dは、第1の論理和回路18
の出力信号Cff1LレベルからHレベルへ立上がる時
刻toにてLレベルからHレベルへ立上がり、前述の一
定時間T経過した時刻t1にてHレベルからLレベルへ
立下がる。
第2の論理積回路18の出力信号Cと単安定回路21の
出力信号dが入力される第2の論理和回路20の出力信
号eは、第1の論理和回路18の出力信@Cが時刻tQ
以以降−レベル維持するので、上記出力信@Cと同様に
時刻to以降Hレベル一定となる。すなわち、入力ポー
ト8の断線検出端子Fには、両方の信号回線が断線した
ことを示す[H]レベル一定の信号が入力される。
出力信号dが入力される第2の論理和回路20の出力信
号eは、第1の論理和回路18の出力信@Cが時刻tQ
以以降−レベル維持するので、上記出力信@Cと同様に
時刻to以降Hレベル一定となる。すなわち、入力ポー
ト8の断線検出端子Fには、両方の信号回線が断線した
ことを示す[H]レベル一定の信号が入力される。
このように、伝送回線2を構成する2系統の信号回線2
a、2bが正常の場合入力ボート8の断線検出端子Fの
入力信号はLレベル一定であり、2系統の信号回線の一
方の信号回線が断線した場合断線検出端子Fの入力信号
は(T+Tt )を周期とする周期信号になり、2系統
の信号回線全部が断線した場合断線検出端子Fの入力信
号はHレベル一定となる。したがって、この入力ポート
8の断線検出端子Fの入力信号の種類を検出することに
よって、断線が生じた事、および断線が生じた場合2系
統の信号回線全部が断線したのか、1系統の信号回線の
みが断線したのかを受信側の端末機3にて直ちに判断で
きる。
a、2bが正常の場合入力ボート8の断線検出端子Fの
入力信号はLレベル一定であり、2系統の信号回線の一
方の信号回線が断線した場合断線検出端子Fの入力信号
は(T+Tt )を周期とする周期信号になり、2系統
の信号回線全部が断線した場合断線検出端子Fの入力信
号はHレベル一定となる。したがって、この入力ポート
8の断線検出端子Fの入力信号の種類を検出することに
よって、断線が生じた事、および断線が生じた場合2系
統の信号回線全部が断線したのか、1系統の信号回線の
みが断線したのかを受信側の端末機3にて直ちに判断で
きる。
さらに、単安定回路の21の抵抗22およびコンデンサ
24の時定数で定まる一定時間Tを、コンピュータが判
別しやすいように、データ信号の周期に比較して十分長
く設定しているので誤判断の生じる確率を低減できる。
24の時定数で定まる一定時間Tを、コンピュータが判
別しやすいように、データ信号の周期に比較して十分長
く設定しているので誤判断の生じる確率を低減できる。
したがって、データ伝送システムにおいて伝送異常が発
生した場合に、送信側の端末機3に起因するものか、伝
送回線2に起因するものかをだちに判断できると共に、
伝送回線2断線の場合、断線の種類をも同時に判断でき
る。その結果、故障箇所を短時間で究明でき、点検補修
作業によるデータ伝送システムの停止時間を最少限に抑
制できるので、システム全体の信頼性を向上できる。
生した場合に、送信側の端末機3に起因するものか、伝
送回線2に起因するものかをだちに判断できると共に、
伝送回線2断線の場合、断線の種類をも同時に判断でき
る。その結果、故障箇所を短時間で究明でき、点検補修
作業によるデータ伝送システムの停止時間を最少限に抑
制できるので、システム全体の信頼性を向上できる。
また、第1図に示すように1台のホストコンピュータ1
に多数の端末R3を伝送回線2にて閉ループに接続した
データ伝送システムであれば、各端末13間の伝送回線
2に断線が生じた場合、受信側の端末機3で断線を検出
できるので閉ループに形成された伝送回線2のどの区間
に断線が生じたのかをホストコンピュータ1は直ちに判
断できる。
に多数の端末R3を伝送回線2にて閉ループに接続した
データ伝送システムであれば、各端末13間の伝送回線
2に断線が生じた場合、受信側の端末機3で断線を検出
できるので閉ループに形成された伝送回線2のどの区間
に断線が生じたのかをホストコンピュータ1は直ちに判
断できる。
また、第1図に示す各電圧比較回路12.14゜各論理
和回路18.20および単安定回路21は市販の安価な
電子部材で構成できるので、この回線断線検出装置を組
込むことによって各端末機3の製造費が大幅に上昇する
ことはない。
和回路18.20および単安定回路21は市販の安価な
電子部材で構成できるので、この回線断線検出装置を組
込むことによって各端末機3の製造費が大幅に上昇する
ことはない。
なお、本発明は上述した実施例に限定されるもの′では
ない。実施例においては単安定回路21と第2の論理和
回路20とを設けたが、第1の論理和回路18の出力信
号Cを直接入力ボート8の断線検出端子Fへ入力するよ
うにしても、伝送回線2の断線を検出することが可能で
ある。この場合、一方の信号回線に断線が生じると、他
方の信号回線のデータ信号の論理レベルを反転した信号
が断線検出端子Fに入力し、両方が断線した場合、Hレ
ベルの信号が入力される。
ない。実施例においては単安定回路21と第2の論理和
回路20とを設けたが、第1の論理和回路18の出力信
号Cを直接入力ボート8の断線検出端子Fへ入力するよ
うにしても、伝送回線2の断線を検出することが可能で
ある。この場合、一方の信号回線に断線が生じると、他
方の信号回線のデータ信号の論理レベルを反転した信号
が断線検出端子Fに入力し、両方が断線した場合、Hレ
ベルの信号が入力される。
[発明の効果1
以上説明したように本発明によれば、簡単な回路構成で
もって伝送回線の断線を検出できるようにしている。し
たがって、伝送異常時における故障箇所を短時間で究明
でき、点検補修作業によるデータ伝送システムの停止時
間を短縮できシステム全体の信頼性を向上できる。
もって伝送回線の断線を検出できるようにしている。し
たがって、伝送異常時における故障箇所を短時間で究明
でき、点検補修作業によるデータ伝送システムの停止時
間を短縮できシステム全体の信頼性を向上できる。
図は本発明の一実施例に係わるデータ伝送システムの回
線断線検出装置を示すものであり、第1図は各端末機に
組込まれた回路断線検出装置を示す回路図、第2図はデ
ータ伝送システム全体を示すブロック図、第3図乃至第
5図は動作を示すタイムチャートである。 1・・・ホストコンピュータ、2・・・伝送回線、2a
・・・第1の信号回線、2b・・・第2の信号回線、3
・・・端末機、8・・・入力ボート、12・・・第1の
電圧比較回路、14・・・第2の電圧比較回路、18・
・・第1の論理和回路、20・・・第2の論理和回路、
21・・・単安定回路、T・・・一定時間。 第3図 a 第4図 tOh tz 第5図 転 伶 違・ 形
線断線検出装置を示すものであり、第1図は各端末機に
組込まれた回路断線検出装置を示す回路図、第2図はデ
ータ伝送システム全体を示すブロック図、第3図乃至第
5図は動作を示すタイムチャートである。 1・・・ホストコンピュータ、2・・・伝送回線、2a
・・・第1の信号回線、2b・・・第2の信号回線、3
・・・端末機、8・・・入力ボート、12・・・第1の
電圧比較回路、14・・・第2の電圧比較回路、18・
・・第1の論理和回路、20・・・第2の論理和回路、
21・・・単安定回路、T・・・一定時間。 第3図 a 第4図 tOh tz 第5図 転 伶 違・ 形
Claims (2)
- (1)送信側機器と受信側機器とを第1および第2の信
号回線からなる伝送回線でもって接続し、前記各信号回
線に常に互いに相反する論理レベルを有する第1および
第2のデータ信号をそれぞれ伝送させる平衡型伝送方式
のデータ伝送システムにおいて、前記受信側機器に、前
記第1の信号回線から入力された第1のデータ信号と予
め定められた基準電圧信号とを比較する第1の電圧比較
回路と、前記第2の信号回線から入力された第2のデー
タ信号と予め定められた基準電圧信号とを比較する第2
の電圧比較回路と、これら第1および第2の電圧比較回
路の出力信号の論理和を算出する論理和回路とを備えこ
とを特徴とするデータ伝送システムの回線断線検出装置
。 - (2)送信側機器と受信側機器とを第1および第2の信
号回線からなる伝送回線でもって接続し、前記各信号回
線に常に互いに相反する論理レベルを有する第1および
第2のデータ信号をそれぞれ伝送させる平衡型伝送方式
のデータ伝送システムにおいて、前記受信側機器に、前
記第1の信号回線から入力された第1のデータ信号と予
め定められた基準電圧信号とを比較する第1の電圧比較
回路と、前記第2の信号回線から入力された第2のデー
タ信号と予め定められた基準電圧信号とを比較する第2
の電圧比較回路と、これら第1および第2の電圧比較回
路の出力信号の論理和を算出する第1の論理和回路と、
この第1の論理和回路の出力信号が入力され、入力信号
のレベル変化時刻から一定時間経過後に出力信号のレベ
ルが変化する単安定回路と、この単安定回路の出力信号
と前記第1の論理和回路の出力信号との論理和を算出す
る第2の論理和回路とを備えたことを特徴とするデータ
伝送システムの回線断線検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247420A JPS61126847A (ja) | 1984-11-22 | 1984-11-22 | デ−タ伝送システムの回線断線検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247420A JPS61126847A (ja) | 1984-11-22 | 1984-11-22 | デ−タ伝送システムの回線断線検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61126847A true JPS61126847A (ja) | 1986-06-14 |
| JPH0451107B2 JPH0451107B2 (ja) | 1992-08-18 |
Family
ID=17163169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59247420A Granted JPS61126847A (ja) | 1984-11-22 | 1984-11-22 | デ−タ伝送システムの回線断線検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61126847A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159040A (ja) * | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | 信号異常検出回路 |
-
1984
- 1984-11-22 JP JP59247420A patent/JPS61126847A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159040A (ja) * | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | 信号異常検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451107B2 (ja) | 1992-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5802077A (en) | Method and apparatus for obtaining high integrity and availability in a multi-channel system | |
| US12189557B2 (en) | Bus-based communication system, system-on-chip and method therefor | |
| US5301171A (en) | Cross-monitored pair of clocks for processor fail-safe operation | |
| EP1343086B1 (en) | Abnormality Detection Apparatus of Comparator | |
| JPS608964A (ja) | インタフエ−ス検査装置 | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| JPH0451107B2 (ja) | ||
| JP2512325B2 (ja) | ファン故障検出装置 | |
| JPH09223444A (ja) | 補助リレー駆動回路 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPS62226739A (ja) | クロツクモ−ド設定誤り検出方式 | |
| KR100406968B1 (ko) | Rs-449의 선로오류 감지장치 | |
| JPH051832Y2 (ja) | ||
| KR0128198Y1 (ko) | 분산 제어 시스템의 고장 검출회로 | |
| CN117519113A (zh) | 车载故障诊断系统的可靠性测试用例设计方法及装置 | |
| CN117221169A (zh) | 一种车辆的mvb总线的故障诊断方法、设备及存储介质 | |
| JP2564152Y2 (ja) | 多分配装置 | |
| JPS63126041A (ja) | 信号入力装置 | |
| JPH022233A (ja) | データバス監視方式 | |
| JPS6133034A (ja) | 障害箇所判定方式 | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JPH03233366A (ja) | 電圧監視装置 | |
| JPH0847065A (ja) | 遠方監視制御装置 | |
| JPH0561701A (ja) | アドレス制御メモリ用監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |