JPH0561701A - アドレス制御メモリ用監視装置 - Google Patents
アドレス制御メモリ用監視装置Info
- Publication number
- JPH0561701A JPH0561701A JP3246946A JP24694691A JPH0561701A JP H0561701 A JPH0561701 A JP H0561701A JP 3246946 A JP3246946 A JP 3246946A JP 24694691 A JP24694691 A JP 24694691A JP H0561701 A JPH0561701 A JP H0561701A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address control
- target data
- input
- control memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims abstract description 32
- 238000012806 monitoring device Methods 0.000 title claims abstract description 6
- 238000012544 monitoring process Methods 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 10
- 238000003745 diagnosis Methods 0.000 abstract 1
- 239000000284 extract Substances 0.000 description 3
- 239000011157 advanced composite material Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】 エラーの発生状況が異なっていても種々の状
況に対応して高精度にエラー検出をなし得るアドレス制
御メモリ用監視装置を提供すること。 【構成】 データ指定信号Ｎ0 の入力に応じて監視対象
データＭ0 を出力する０系アドレス制御メモリ１０と，
データ指定信号Ｎ1 の入力に応じて監視対象データＭ1
を出力する１系アドレス制御メモリ１１と，データ指定
信号ＮA の入力に応じて比較対象データＭA を出力する
診断用メモリ１３とを有している。そして、監視対象デ
ータＭ0 と比較対象データＭA とを入力し比較結果Ｄ0
を出力する比較器２０と，前記監視対象データＭ1 と比
較対象データＭA とを入力し比較結果Ｄ1 を出力する比
較器２１と，監視対象データＭ0 と監視対象データＭ1
とを入力し比較結果ＤA を出力する比較器２４とを備
え、これら三つの比較器２０，２１，２４の出力に基づ
いてアドレス制御メモリ１０，１１の監視結果を診断す
る診断回路３０とを備えていること。
況に対応して高精度にエラー検出をなし得るアドレス制
御メモリ用監視装置を提供すること。 【構成】 データ指定信号Ｎ0 の入力に応じて監視対象
データＭ0 を出力する０系アドレス制御メモリ１０と，
データ指定信号Ｎ1 の入力に応じて監視対象データＭ1
を出力する１系アドレス制御メモリ１１と，データ指定
信号ＮA の入力に応じて比較対象データＭA を出力する
診断用メモリ１３とを有している。そして、監視対象デ
ータＭ0 と比較対象データＭA とを入力し比較結果Ｄ0
を出力する比較器２０と，前記監視対象データＭ1 と比
較対象データＭA とを入力し比較結果Ｄ1 を出力する比
較器２１と，監視対象データＭ0 と監視対象データＭ1
とを入力し比較結果ＤA を出力する比較器２４とを備
え、これら三つの比較器２０，２１，２４の出力に基づ
いてアドレス制御メモリ１０，１１の監視結果を診断す
る診断回路３０とを備えていること。
Description
【０００１】
【産業上の利用分野】本発明は、アドレス制御メモリ用
監視装置に係り、特に、デジタル通信，データ伝送等の
分野の伝送装置内におけるアドレス制御メモリ用監視装
置に関する。
監視装置に係り、特に、デジタル通信，データ伝送等の
分野の伝送装置内におけるアドレス制御メモリ用監視装
置に関する。
【０００２】
【従来の技術】従来、この種の監視回路では、ＡＣＭ
（アドレス・コントロール・メモリ；以下同じ）へのデ
ータ書込み時に、予めｍビットのデータに対して１ビッ
トのパリティビットを付加して書込み、ＡＣＭからのデ
ータ読み出し時に、ＡＣＭから読み出されたｍビットの
データに対するパリティ演算結果と、ＡＣＭから読み出
されたパリティビットとを比較することによってエラー
監視を行う所詮、パリティチェック回路が使用されてい
た。
（アドレス・コントロール・メモリ；以下同じ）へのデ
ータ書込み時に、予めｍビットのデータに対して１ビッ
トのパリティビットを付加して書込み、ＡＣＭからのデ
ータ読み出し時に、ＡＣＭから読み出されたｍビットの
データに対するパリティ演算結果と、ＡＣＭから読み出
されたパリティビットとを比較することによってエラー
監視を行う所詮、パリティチェック回路が使用されてい
た。
【０００３】
【発明が解決しようとする課題】この従来のＡＣＭ監視
回路であるパリティチェック回路では、ＡＣＭに書き込
まれたｍビットのデータに対して、付加するパリティビ
ットは１ビットであり、データの検証時に比較する信号
は「０」か「１」の２種類しかないため、ＡＣＭから読
み出されたｍビットのデータ中、データエラー発生ビッ
ト数が偶数の場合、あるいはパリティビット自身にエラ
ーが発生した場合には、エラーが検出されないという不
都合があった。
回路であるパリティチェック回路では、ＡＣＭに書き込
まれたｍビットのデータに対して、付加するパリティビ
ットは１ビットであり、データの検証時に比較する信号
は「０」か「１」の２種類しかないため、ＡＣＭから読
み出されたｍビットのデータ中、データエラー発生ビッ
ト数が偶数の場合、あるいはパリティビット自身にエラ
ーが発生した場合には、エラーが検出されないという不
都合があった。
【０００４】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特に、エラーの発生状況が異なっていても種
々の状況に対応して高精度にエラー検出をなし得るアド
レス制御メモリ用監視装置を提供することを、その目的
とする。
を改善し、特に、エラーの発生状況が異なっていても種
々の状況に対応して高精度にエラー検出をなし得るアド
レス制御メモリ用監視装置を提供することを、その目的
とする。
【０００５】
【課題を解決するための手段】本発明では、データ指定
信号Ｎ0 の入力に応じて監視対象データＭ0 を出力する
０系アドレス制御メモリ１０と，データ指定信号Ｎ1 の
入力に応じて監視対象データＭ1 を出力する１系アドレ
ス制御メモリ１１と，データ指定信号ＮA の入力に応じ
て比較対象データＭA を出力する診断用メモリ１３とを
有している。そして、監視対象データＭ0 と比較対象デ
ータＭAとを入力し比較結果Ｄ0 を出力する比較器２１
と，監視対象データＭ1 と比較対象データＭA とを入力
し比較結果Ｄ1 を出力する比較器２１と，監視対象デー
タＭ0 と監視対象データＭ1 とを入力し比較結果ＤA を
出力する比較器２４とを備え、これら三つの比較器２
０，２１，２４の出力に基づいてアドレス制御メモリ１
０，１１，の監視結果を診断する診断回路３０とを備え
る、という構成を採っている。これによって前述した目
的を達成しようとするものである。
信号Ｎ0 の入力に応じて監視対象データＭ0 を出力する
０系アドレス制御メモリ１０と，データ指定信号Ｎ1 の
入力に応じて監視対象データＭ1 を出力する１系アドレ
ス制御メモリ１１と，データ指定信号ＮA の入力に応じ
て比較対象データＭA を出力する診断用メモリ１３とを
有している。そして、監視対象データＭ0 と比較対象デ
ータＭAとを入力し比較結果Ｄ0 を出力する比較器２１
と，監視対象データＭ1 と比較対象データＭA とを入力
し比較結果Ｄ1 を出力する比較器２１と，監視対象デー
タＭ0 と監視対象データＭ1 とを入力し比較結果ＤA を
出力する比較器２４とを備え、これら三つの比較器２
０，２１，２４の出力に基づいてアドレス制御メモリ１
０，１１，の監視結果を診断する診断回路３０とを備え
る、という構成を採っている。これによって前述した目
的を達成しようとするものである。
【０００６】
【発明の実施例】以下、本発明の一実施例を図１に基づ
いて説明する。この図１に示す実施例は、データ指定信
号Ｎ0 の入力に応じて監視対象データＭ0 を出力する０
系アドレス制御メモリ１０と，データ指定信号Ｎ1 の入
力に応じて監視対象データＭ1 を出力する１系アドレス
制御メモリ１１と，データ指定信号ＮA の入力に応じて
比較対象データＭA を出力する診断用メモリ１３とを有
し、前記監視対象データＭ0 と比較対象データＭA とを
入力し比較結果Ｄ0 を出力する比較器２０と，監視対象
データＭ1 と比較対象データＭA とを入力し比較結果Ｄ
1 を出力する比較器２１と，監視対象データＭ0 と監視
対象データＭ1 とを入力し比較結果ＤA を出力する比較
器２４とを備え、これら三つの比較器２０，２１，２４
の出力に基づいてアドレス制御メモリ１０，１１の監視
結果を診断する診断回路３０とを備えている。
いて説明する。この図１に示す実施例は、データ指定信
号Ｎ0 の入力に応じて監視対象データＭ0 を出力する０
系アドレス制御メモリ１０と，データ指定信号Ｎ1 の入
力に応じて監視対象データＭ1 を出力する１系アドレス
制御メモリ１１と，データ指定信号ＮA の入力に応じて
比較対象データＭA を出力する診断用メモリ１３とを有
し、前記監視対象データＭ0 と比較対象データＭA とを
入力し比較結果Ｄ0 を出力する比較器２０と，監視対象
データＭ1 と比較対象データＭA とを入力し比較結果Ｄ
1 を出力する比較器２１と，監視対象データＭ0 と監視
対象データＭ1 とを入力し比較結果ＤA を出力する比較
器２４とを備え、これら三つの比較器２０，２１，２４
の出力に基づいてアドレス制御メモリ１０，１１の監視
結果を診断する診断回路３０とを備えている。
【０００７】これを更に詳述すると、通常の装置運用に
おいて、ＡＣＭは冗長系を構成しており、両系ＡＣＭの
データは同じものである。本実施例は、両系ＡＣＭのデ
ータと同じデータを書き込んだ診断用メモリ１３を持つ
ことにより、各メモリ１０，１１，１３のデータを比較
し、ＡＣＭ１０，１１のデータを監視するものである。
おいて、ＡＣＭは冗長系を構成しており、両系ＡＣＭの
データは同じものである。本実施例は、両系ＡＣＭのデ
ータと同じデータを書き込んだ診断用メモリ１３を持つ
ことにより、各メモリ１０，１１，１３のデータを比較
し、ＡＣＭ１０，１１のデータを監視するものである。
【０００８】データ指定信号Ｎｏは、０系ＡＣＭ１０か
ら監視対象データＭ0を抽出する。データ指定信号Ｎ1
は、１系ＡＣＭ１１から監視対象データＭ1を抽出す
る。データ指定信号ＮAは診断用メモリ１３から比較対
象データＭAを抽出する。比較器２０は、監視対象デー
タＭ0と比較対象データＭAとを入力し、比較結果Ｄ0を
診断回路３０に与える。比較器２１は、監視対象データ
Ｍ1と比較対象データＭAとを入力し、比較結果Ｄ1を診
断回路３０に与える。比較器２４は、前記監視対象デー
タＭ0，Ｍ1を入力し、比較結果ＤAを診断回路３０に与
える。ＡＣＭにエラーが発生した場合、前記診断回路３
０は、比較結果Ｄ0，Ｄ1，ＤAによりエラーが発生した
ＡＣＭを判定し、そのＡＣＭに対する警報１７を発生す
る。
ら監視対象データＭ0を抽出する。データ指定信号Ｎ1
は、１系ＡＣＭ１１から監視対象データＭ1を抽出す
る。データ指定信号ＮAは診断用メモリ１３から比較対
象データＭAを抽出する。比較器２０は、監視対象デー
タＭ0と比較対象データＭAとを入力し、比較結果Ｄ0を
診断回路３０に与える。比較器２１は、監視対象データ
Ｍ1と比較対象データＭAとを入力し、比較結果Ｄ1を診
断回路３０に与える。比較器２４は、前記監視対象デー
タＭ0，Ｍ1を入力し、比較結果ＤAを診断回路３０に与
える。ＡＣＭにエラーが発生した場合、前記診断回路３
０は、比較結果Ｄ0，Ｄ1，ＤAによりエラーが発生した
ＡＣＭを判定し、そのＡＣＭに対する警報１７を発生す
る。
【０００９】
【発明の効果】以上説明したように、本発明によると、
アドレス・コントロール・メモリ（ＡＣＭ）監視回路に
書き込まれたデータにエラーが発生しているにもかかわ
らずパリティチェック回路でデータエラーが検出されな
い場合にも、冗長系を構成するＡＣＭ各系のデータと診
断用メモリのデータとを比較することにより、ＡＣＭ各
系のデータエラーを検出することができる。また、本監
視回路の場合、ＡＣＭ両系及び診断用メモリとの各比較
結果をもとに、多数決判定等によりエラー発生部の推定
が可能となる。このため、診断用メモリ自身のエラーも
検出することができ、従って、パリティチェック回路に
比較するとはるかに高い精度のエラー監視を行うことが
できるという従来例にない優れたアドレス制御メモリ用
監視装置を提供することができる。
アドレス・コントロール・メモリ（ＡＣＭ）監視回路に
書き込まれたデータにエラーが発生しているにもかかわ
らずパリティチェック回路でデータエラーが検出されな
い場合にも、冗長系を構成するＡＣＭ各系のデータと診
断用メモリのデータとを比較することにより、ＡＣＭ各
系のデータエラーを検出することができる。また、本監
視回路の場合、ＡＣＭ両系及び診断用メモリとの各比較
結果をもとに、多数決判定等によりエラー発生部の推定
が可能となる。このため、診断用メモリ自身のエラーも
検出することができ、従って、パリティチェック回路に
比較するとはるかに高い精度のエラー監視を行うことが
できるという従来例にない優れたアドレス制御メモリ用
監視装置を提供することができる。
【図１】本発明の一実施例を示すブロック図である。
１０ ０系ＡＣＭ １１ １系ＡＣＭ １３ 診断用メモリ １７ 警報 ２０ 比較器 ２１ 比較器 ２４ 比較器 ３０ 診断回路 Ｄ1 比較結果 Ｄ0 比較結果 ＤA 比較結果 Ｍ1 監視対象データ Ｍ0 監視対象データ ＭA 比較対象データ Ｎ1 データ指定信号 Ｎ0 データ指定信号 ＮA データ指定信号
Claims (1)
- 【請求項１】 データ指定信号Ｎ0 の入力に応じて監視
対象データＭ0 を出力する０系アドレス制御メモリ１０
と，データ指定信号Ｎ1 の入力に応じて監視対象データ
Ｍ1 を出力する１系アドレス制御メモリ１１と，データ
指定信号ＮA の入力に応じて比較対象データＭA を出力
する診断用メモリ１３とを有し、前記監視対象データＭ
0 と比較対象データＭA とを入力し比較結果Ｄ0 を出力
する比較器２０と，前記監視対象データＭ1 と比較対象
データＭA とを入力し比較結果Ｄ1 を出力する比較器２
１と，監視対象データＭ0 と監視対象データＭ1 とを入
力し比較結果ＤA を出力する比較器２４とを備え、これ
ら三つの比較器２０，２１，２４の出力に基づいてアド
レス制御メモリ１０，１１の監視結果を診断する診断回
路３０とを備えていることを特徴としたアドレス制御メ
モリ用監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3246946A JPH0561701A (ja) | 1991-08-31 | 1991-08-31 | アドレス制御メモリ用監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3246946A JPH0561701A (ja) | 1991-08-31 | 1991-08-31 | アドレス制御メモリ用監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561701A true JPH0561701A (ja) | 1993-03-12 |
Family
ID=17156094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3246946A Withdrawn JPH0561701A (ja) | 1991-08-31 | 1991-08-31 | アドレス制御メモリ用監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561701A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3115285A1 (fr) | 2020-10-15 | 2022-04-22 | Arkema France | Compositions de polyether block amides, de fibres de carbone et de renforts de verre creux presentant une faible densite et leur utilisation |
-
1991
- 1991-08-31 JP JP3246946A patent/JPH0561701A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3115285A1 (fr) | 2020-10-15 | 2022-04-22 | Arkema France | Compositions de polyether block amides, de fibres de carbone et de renforts de verre creux presentant une faible densite et leur utilisation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873685A (en) | Self-checking voting logic for fault tolerant computing applications | |
| JPH01188953A (ja) | 障害の許容範囲があるデータ保全装置及びその方法 | |
| JPH0561701A (ja) | アドレス制御メモリ用監視装置 | |
| JPH07200419A (ja) | バスインタフェース装置 | |
| JP2000146765A (ja) | 車両用電子制御装置 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPH045213B2 (ja) | ||
| JP3281982B2 (ja) | データバッファ | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPH07160587A (ja) | 多重化メモリ装置 | |
| JP2808983B2 (ja) | メモリ診断方法 | |
| JPH0950305A (ja) | プログラマブルコントローラおよびその故障検出方法 | |
| JPH04120938A (ja) | アドレス・コントロール・メモリの自己診断回路 | |
| JP2803620B2 (ja) | フォルトトレラント計算機における多数決処理回路 | |
| JP3785284B2 (ja) | Ｒａｍの診断装置 | |
| JPH05225070A (ja) | メモリ装置 | |
| JPH0377546B2 (ja) | ||
| JPS5835623A (ja) | 自己診断機能付デイジタル出力装置 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPH01277951A (ja) | データ転送装置 | |
| JPH01102651A (ja) | 診断方式 | |
| JPH03138745A (ja) | システムバスの診断方式 | |
| JPH0324601A (ja) | 制御方法 | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JPS59225460A (ja) | マイクロプロセツサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |