JPS61131396A - 電極用基板の製造方法 - Google Patents
電極用基板の製造方法Info
- Publication number
- JPS61131396A JPS61131396A JP59252755A JP25275584A JPS61131396A JP S61131396 A JPS61131396 A JP S61131396A JP 59252755 A JP59252755 A JP 59252755A JP 25275584 A JP25275584 A JP 25275584A JP S61131396 A JPS61131396 A JP S61131396A
- Authority
- JP
- Japan
- Prior art keywords
- transparent
- substrate
- electrode
- transparent electrode
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電極用基板の製造方法に関する。
この電極用基板は、Ｅｌ （Ｅｌｅｃｔｒｏ Ｌｕｍ１
ｎｅｓｃｅｎｃｅ）液晶、 ＥＣＤ （Ｅｌｅｃｔｒ
ｏ Ｃｈｒｏｌｃ Ｄｉｓｐｌａｙ ）及びＥＰＩＯ（
Ｅｌｅｃｔｒｏ Ｐｈｏｒｅｔｉｃ ｔｍａｏｅ Ｄｉ
ｓｐｌａｙ）等の表示素子やその他の素子に利用される
。
ｎｅｓｃｅｎｃｅ）液晶、 ＥＣＤ （Ｅｌｅｃｔｒ
ｏ Ｃｈｒｏｌｃ Ｄｉｓｐｌａｙ ）及びＥＰＩＯ（
Ｅｌｅｃｔｒｏ Ｐｈｏｒｅｔｉｃ ｔｍａｏｅ Ｄｉ
ｓｐｌａｙ）等の表示素子やその他の素子に利用される
。
〔従来の技術とその問題点）
例えば、ＥＬ表示素子における電極用基板の製造方法と
しては、第２図に示すようにガラス等の透明基板１の一
主表面上にＩＴＯ膜（酸化インジウムを主成分とし、ス
ズ酸化物を混入したｉｎｄｉｕｍ Ｔｉｎｏｘｔｔｉｅ
をいう。）等の透明導電膜を被着し、この透明導１Ｎ！
を選択的にパターン化してなる透明電極２を形成してい
る。
しては、第２図に示すようにガラス等の透明基板１の一
主表面上にＩＴＯ膜（酸化インジウムを主成分とし、ス
ズ酸化物を混入したｉｎｄｉｕｍ Ｔｉｎｏｘｔｔｉｅ
をいう。）等の透明導電膜を被着し、この透明導１Ｎ！
を選択的にパターン化してなる透明電極２を形成してい
る。
ＥＬ表示素子等は、最近、大型化、高分解能化の傾向に
あり、それを実現するために、より低抵抗な透明電極が
必要となる。しかし、透明電極の抵抗値は、比抵抗とし
て約１０−４Ωαもあるので、その長さが珊大する程、
一方の端子から印加される信号電圧が著しく減衰してし
まう。このような透明電極の抵抗値を低く維持する手段
として、その膜厚を厚くすることが考えられるが、第３
図に示すＥＬ表示素子の構造において、透明電極２の膜
厚を通常よりも厚くすると、その側面部分３が透明基板
１に対してほぼ直角に突出して、その上層の膜にも段差
面を形成してしまう。すなわち、透明電極２を形成した
後、Ｙ２Ｏ３、Ｔａ２ ０５等からなる第１ｙ、電体層
４と、発光中心として０．−１〜２．０重ω％のｆ４ｎ
（又は丁す、 Ｔｎ＋、 Ｙｂ、 Ｅｒ、 Ｓｍ、 Ｃ
ｕ。
あり、それを実現するために、より低抵抗な透明電極が
必要となる。しかし、透明電極の抵抗値は、比抵抗とし
て約１０−４Ωαもあるので、その長さが珊大する程、
一方の端子から印加される信号電圧が著しく減衰してし
まう。このような透明電極の抵抗値を低く維持する手段
として、その膜厚を厚くすることが考えられるが、第３
図に示すＥＬ表示素子の構造において、透明電極２の膜
厚を通常よりも厚くすると、その側面部分３が透明基板
１に対してほぼ直角に突出して、その上層の膜にも段差
面を形成してしまう。すなわち、透明電極２を形成した
後、Ｙ２Ｏ３、Ｔａ２ ０５等からなる第１ｙ、電体層
４と、発光中心として０．−１〜２．０重ω％のｆ４ｎ
（又は丁す、 Ｔｎ＋、 Ｙｂ、 Ｅｒ、 Ｓｍ、 Ｃ
ｕ。
Ａｊ！、、Ｂｒ等）をドープしたＺｎＳ （又はＺｎ
５ｅ等）からなるＥＬ発光層５と、ｙ２ｏ３．丁ａ２０
５等からなる第２誘電体層６と、Ａｎ等からなる背面電
極７を順次形成してＥＬ表示素子を製作し、透明電極２
と背面電極７との間に電圧を印加してＥＬ発光させる場
合、前述した透明電極２の側面部分３とのエツジ付近で
電界が集中するために、そのエツジ付近から、絶縁破壊
が発生しやすくなる欠点所あった。
５ｅ等）からなるＥＬ発光層５と、ｙ２ｏ３．丁ａ２０
５等からなる第２誘電体層６と、Ａｎ等からなる背面電
極７を順次形成してＥＬ表示素子を製作し、透明電極２
と背面電極７との間に電圧を印加してＥＬ発光させる場
合、前述した透明電極２の側面部分３とのエツジ付近で
電界が集中するために、そのエツジ付近から、絶縁破壊
が発生しやすくなる欠点所あった。
上記欠点に対して、透明電極２の側面部分３に１５〜４
５°程度の傾斜面を形成させる提案があるが、これとて
絶縁破壊は多少良くなるものの、根本的対策にはなり得
ない。
５°程度の傾斜面を形成させる提案があるが、これとて
絶縁破壊は多少良くなるものの、根本的対策にはなり得
ない。
次に、電極用基板の製造方法として、第４図（ｄ）に示
すように基板１上に導電部１０と非導電部１１とを交互
に配列したものが提案されている（特開昭５５−７６５
０５ ）。この提案は、先ず、基板１の一主表面上に透
明導電膜８を形成しく第５図（ａ））、この透明導電膜
８上にレジスト層を塗布し、所定のパターンで露光し、
現像して、レジストパターン９を形成しく同図（ｂ））
、このレジストパターン９をマスクにして酸化性雰囲気
で処理することにより、マスクされている透明導電膜８
の部分を透明電極となる導電部１０にし、マスクされて
いない部分を非導電部１１にして（同図（Ｃ））、次に
レジストパターン９を除去して、電極用基板を得る（同
図（ｄ））。
すように基板１上に導電部１０と非導電部１１とを交互
に配列したものが提案されている（特開昭５５−７６５
０５ ）。この提案は、先ず、基板１の一主表面上に透
明導電膜８を形成しく第５図（ａ））、この透明導電膜
８上にレジスト層を塗布し、所定のパターンで露光し、
現像して、レジストパターン９を形成しく同図（ｂ））
、このレジストパターン９をマスクにして酸化性雰囲気
で処理することにより、マスクされている透明導電膜８
の部分を透明電極となる導電部１０にし、マスクされて
いない部分を非導電部１１にして（同図（Ｃ））、次に
レジストパターン９を除去して、電極用基板を得る（同
図（ｄ））。
しかし、この提案に従えば、酸化性雰囲気で処理するこ
とから、透明電極となる導電部１０の抵抗値が当初の値
よりも１０％程度高くなり、透明電極の導電性を劣化さ
せる欠点があった。また、透明電極となる導電部１０と
非導電部１１の境界は、第４図（ｄ）に示すように非導
電部１１の上層がレジストパターン９で被覆された部分
にまで及び、導電部１０はその下層（基板１側）と比べ
てその上層の幅が狭くなる傾向にある。この傾向は、透
明導電膜８（透明電極となる導電部１０）の膜厚が厚く
なる程、顕著になり、同時にパターニングの精度を低下
させることになり、表示素子の大型化、高分解能化の要
求に対して応えられなくなる欠点があった。
とから、透明電極となる導電部１０の抵抗値が当初の値
よりも１０％程度高くなり、透明電極の導電性を劣化さ
せる欠点があった。また、透明電極となる導電部１０と
非導電部１１の境界は、第４図（ｄ）に示すように非導
電部１１の上層がレジストパターン９で被覆された部分
にまで及び、導電部１０はその下層（基板１側）と比べ
てその上層の幅が狭くなる傾向にある。この傾向は、透
明導電膜８（透明電極となる導電部１０）の膜厚が厚く
なる程、顕著になり、同時にパターニングの精度を低下
させることになり、表示素子の大型化、高分解能化の要
求に対して応えられなくなる欠点があった。
本発明は、上記のような従来の電極用基板の製造方法に
おけ把問題点を解決するためになされたものであり、本
発明の第１の目的は、透明導電膜（透明電極）の抵抗値
を低下することのない電極用基板の製造方法を提供する
ことであり、第２の目的は、絶縁破壊の要因となるエツ
ジを形成することのない電極用基板の製造方法を提供す
ることであり、第３の目的は、透明導電膜（透明電極）
のパターニング精度を良好にすることのできる電極用基
板の製造方法を提供することである。
おけ把問題点を解決するためになされたものであり、本
発明の第１の目的は、透明導電膜（透明電極）の抵抗値
を低下することのない電極用基板の製造方法を提供する
ことであり、第２の目的は、絶縁破壊の要因となるエツ
ジを形成することのない電極用基板の製造方法を提供す
ることであり、第３の目的は、透明導電膜（透明電極）
のパターニング精度を良好にすることのできる電極用基
板の製造方法を提供することである。
このような目的を達成させるため、本発明の電極用基板
の製造方法は、基板の一主表面上に被着した透明導電膜
を選択的にパターン化して透明電極パターンを形成し、
前記基板の一主表面上の露出部分く隣り合う透明電極パ
ターン間の基板表面部分）に透明絶縁膜パターンを埋設
することを特徴としている。そして、好ましい実施態様
としては、透明電極と透明絶縁膜の各パターンとが交互
に隙間なく配列すると共に、両者の膜厚を実質的に等し
くし、更に、透明電極と透明絶縁膜の各パターンを共に
所定の膜厚にまで研摩している。
の製造方法は、基板の一主表面上に被着した透明導電膜
を選択的にパターン化して透明電極パターンを形成し、
前記基板の一主表面上の露出部分く隣り合う透明電極パ
ターン間の基板表面部分）に透明絶縁膜パターンを埋設
することを特徴としている。そして、好ましい実施態様
としては、透明電極と透明絶縁膜の各パターンとが交互
に隙間なく配列すると共に、両者の膜厚を実質的に等し
くし、更に、透明電極と透明絶縁膜の各パターンを共に
所定の膜厚にまで研摩している。
本発明の電極用基板の製造方法によれば、透明電極の突
出を完全に除去し、基板上の透明電極と透明絶縁膜とが
実質的に平坦状に形成される。また、透明電極の抵抗値
及びパターニング精度については良好に維持する。
出を完全に除去し、基板上の透明電極と透明絶縁膜とが
実質的に平坦状に形成される。また、透明電極の抵抗値
及びパターニング精度については良好に維持する。
本発明による電極用基板の製造方法の一実施例を第１図
に示す。本例では、先ずアルミノシリケートガラス；
ＮＡ４０ （ＨＯＹＡ■製）からなるガラス基板１を用
意し、５００２を５重間％混入させたＩｎ２ ０３粉末
をペレット状（１５φＸ１５ｔ）ニ成型したものを蒸着
材料として用い、基板温度３００℃及び真空度５ Ｘ
１Ｏ−６ＴＯｒｒの条件で真空蒸着法により、透明導電
膜１２（膜厚３０００人）をガラス基板１の一主表面上
に被着する（第１図（ａ））。次に、ポジ型フォトレジ
スト；ＨＰ−１３５０（ヘキスト社製）をスピンナー法
により透明導電膜１２に塗布し、レジスト膜１３（膜厚
５０００人）を被着する（同図（ｂ））。このレジスト
膜１３は必要に応じＮ２ガス雰囲気中９０℃で３０分間
乾燥させる。次に、このレジスト膜１３を露光マスクを
通して紫外線により密着露光した後、専用現像液により
現像して、所定のレジストパターン１４を形成する（同
図（Ｃ））。次に−１このレジストパターン１４付き基
板１を空気炉中１２０℃で３０分間ベーキングを行った
後、ＣＣｌ４ガス雰囲気、 ０．２Ｔｏｒｒの分圧及
び高周波電力 １５０Ｗ（周波数１３．５６ＭＨｚ ）
の条件で、レジストパターン１４をマスクと【ノてプラ
ズマエツチング法により、露出部分の透明導電膜１２を
除去して、レジストパターン１４の下に透明電極パター
ン１５を形成する（同図（ｄ））。次に、透明電極パタ
ーン１５上のレジストパターン１４をレジスト剥離剤（
本例：熱濃硫酸）で処理して除去する（同図（ｅ））。
に示す。本例では、先ずアルミノシリケートガラス；
ＮＡ４０ （ＨＯＹＡ■製）からなるガラス基板１を用
意し、５００２を５重間％混入させたＩｎ２ ０３粉末
をペレット状（１５φＸ１５ｔ）ニ成型したものを蒸着
材料として用い、基板温度３００℃及び真空度５ Ｘ
１Ｏ−６ＴＯｒｒの条件で真空蒸着法により、透明導電
膜１２（膜厚３０００人）をガラス基板１の一主表面上
に被着する（第１図（ａ））。次に、ポジ型フォトレジ
スト；ＨＰ−１３５０（ヘキスト社製）をスピンナー法
により透明導電膜１２に塗布し、レジスト膜１３（膜厚
５０００人）を被着する（同図（ｂ））。このレジスト
膜１３は必要に応じＮ２ガス雰囲気中９０℃で３０分間
乾燥させる。次に、このレジスト膜１３を露光マスクを
通して紫外線により密着露光した後、専用現像液により
現像して、所定のレジストパターン１４を形成する（同
図（Ｃ））。次に−１このレジストパターン１４付き基
板１を空気炉中１２０℃で３０分間ベーキングを行った
後、ＣＣｌ４ガス雰囲気、 ０．２Ｔｏｒｒの分圧及
び高周波電力 １５０Ｗ（周波数１３．５６ＭＨｚ ）
の条件で、レジストパターン１４をマスクと【ノてプラ
ズマエツチング法により、露出部分の透明導電膜１２を
除去して、レジストパターン１４の下に透明電極パター
ン１５を形成する（同図（ｄ））。次に、透明電極パタ
ーン１５上のレジストパターン１４をレジスト剥離剤（
本例：熱濃硫酸）で処理して除去する（同図（ｅ））。
次に、Ａ「ガス雰囲気中で３ Ｘ １０’ＴＯｒｒの分
圧、基板温度１５０℃及び高周波型カフ００Ｗ （周波
数１３．５６）１）１２）の条件で、溶融石英をターゲ
ットとして高周波スパッタリング法により、Ｓｉ ０２
膜からなる透明絶縁１１１１６（膜厚５０００Ａ ）を
透明電極パターン１５付き基板１の一主表面上に被着す
る（同図（「））。そして、研摩材（例：Ｃｅ０２）を
用いて、透明絶縁膜１６の表面を、先に形成された透明
電極パターン１５が露出し、両者の膜厚が所定値（例：
２０００人）になるまで研摩して透明電極パターン１
８と透明絶縁膜１１付きの電極用基板を得る（同図（ｇ
））。なお、上記した透明電極パターン１５．１８はプ
ラズマエツチング法により形成されていることから、そ
の側面は基板１に対してほぼ直角状に形成され、そのパ
ターニング精度を良好にすることができる。
圧、基板温度１５０℃及び高周波型カフ００Ｗ （周波
数１３．５６）１）１２）の条件で、溶融石英をターゲ
ットとして高周波スパッタリング法により、Ｓｉ ０２
膜からなる透明絶縁１１１１６（膜厚５０００Ａ ）を
透明電極パターン１５付き基板１の一主表面上に被着す
る（同図（「））。そして、研摩材（例：Ｃｅ０２）を
用いて、透明絶縁膜１６の表面を、先に形成された透明
電極パターン１５が露出し、両者の膜厚が所定値（例：
２０００人）になるまで研摩して透明電極パターン１
８と透明絶縁膜１１付きの電極用基板を得る（同図（ｇ
））。なお、上記した透明電極パターン１５．１８はプ
ラズマエツチング法により形成されていることから、そ
の側面は基板１に対してほぼ直角状に形成され、そのパ
ターニング精度を良好にすることができる。
本発明は、上記実施例で使用した材料及び成膜方法に限
定されない。透明導電膜については、その材料としてｓ
ｎ ０２５重量％−１ｎ２０ｓ ９５１ｉｆｆｉ％のも
のの代わりに、この組成比に限ることなく適宜組成比を
選定してよいし、また、Ｓｎ ０２ 。
定されない。透明導電膜については、その材料としてｓ
ｎ ０２５重量％−１ｎ２０ｓ ９５１ｉｆｆｉ％のも
のの代わりに、この組成比に限ることなく適宜組成比を
選定してよいし、また、Ｓｎ ０２ 。
Ｉｎ２ ０３ 、５ｂｚ０１やＳｎ ０２−３ｂ２ ０
３ 、 Ｉｎ２ ０ｌ−３ｂ２ ０３等を使用してもよ
く、その成膜方法として真空蒸着法の代わりに、スパッ
タリング法。
３ 、 Ｉｎ２ ０ｌ−３ｂ２ ０３等を使用してもよ
く、その成膜方法として真空蒸着法の代わりに、スパッ
タリング法。
イオンブレーティング法、 ＣＶＤ法等を使用してもよ
い。この透明導電膜パターン形成のプラズマエ圧及び高
周波電力の多値については適宜選定される。レジスト膜
については、その材料としてポジ型レジストの代わりに
、ネガ型フォトレジスト。
い。この透明導電膜パターン形成のプラズマエ圧及び高
周波電力の多値については適宜選定される。レジスト膜
については、その材料としてポジ型レジストの代わりに
、ネガ型フォトレジスト。
ポジ型又はネガ型の電子ビームレジストやＸ線レジスト
等を使用してもよく、その塗布としてスピンナー法の代
わりに、ロールコータ−法、スプレー法等を使用しても
よく、その膜厚についても適宜選定してよい。透明絶縁
膜については、その材料としてＳｉ ０２の代わりに、
Ａ１２ ０３ 、 Ｔｉ ０２ 。
等を使用してもよく、その塗布としてスピンナー法の代
わりに、ロールコータ−法、スプレー法等を使用しても
よく、その膜厚についても適宜選定してよい。透明絶縁
膜については、その材料としてＳｉ ０２の代わりに、
Ａ１２ ０３ 、 Ｔｉ ０２ 。
Ｔａ２ ｏｓ 、 Ｚｒ ０２ 、 Ｙ２ ０３
、 Ｓｉ３ Ｎ４等を使用′ してもよく、その成膜
方法として高周波スパッタリングの代わりに、直流スパ
ッタリング、真空蒸着法、イオンブレーティング法、
ＣＶＤ法等を使用してもよく、その膜厚についても５０
００人に限定されず、前述した透明電極の膜厚以上であ
ればよい。
、 Ｓｉ３ Ｎ４等を使用′ してもよく、その成膜
方法として高周波スパッタリングの代わりに、直流スパ
ッタリング、真空蒸着法、イオンブレーティング法、
ＣＶＤ法等を使用してもよく、その膜厚についても５０
００人に限定されず、前述した透明電極の膜厚以上であ
ればよい。
以上の通り、本発明によれば、物理的段差のない表面平
坦な透明電極付き電極用基板を製作することができるこ
とから、Ｅ１表示素子等の絶縁破壊電圧を大幅に向上さ
せることができ、更に、この段差の影響を無視すること
ができることから、透明電極の膜厚を従来品と比較して
一層厚くすることが可能となり、ＥＬ表示素子等におい
て大型化、高分解能化について絶大なる効果がある。ま
た、透明電極の製作工程において、その透明導ｒｒｓ形
成当初の抵抗値に対して何等悪影響を与えていないこと
から、透明電極の抵抗値を良好に維持することができる
。
坦な透明電極付き電極用基板を製作することができるこ
とから、Ｅ１表示素子等の絶縁破壊電圧を大幅に向上さ
せることができ、更に、この段差の影響を無視すること
ができることから、透明電極の膜厚を従来品と比較して
一層厚くすることが可能となり、ＥＬ表示素子等におい
て大型化、高分解能化について絶大なる効果がある。ま
た、透明電極の製作工程において、その透明導ｒｒｓ形
成当初の抵抗値に対して何等悪影響を与えていないこと
から、透明電極の抵抗値を良好に維持することができる
。
第１図は本発明による電極用基板の製造方法の各工程を
示す断面図、第２図は従来の電極用基板の構造を示す断
面図、第３図は従来の電極用基板を使用したＥＬ表示素
子の一部拡大断面図、及び第４図は従来の電極用基板の
製造方法の各工程例を示す断面図である。 １・・・基板、１２・・・透明導電膜、１３・・・レジ
スト膜、１４・・・レジストパターン、１５． ｉａ・
・・透明電極パターン、１６・・・透明絶縁膜、１７・
・・透明絶縁膜パターン 第１図 第２図 第４図 手 続 補 正 ！ （自発）昭和６０年４
月２日
示す断面図、第２図は従来の電極用基板の構造を示す断
面図、第３図は従来の電極用基板を使用したＥＬ表示素
子の一部拡大断面図、及び第４図は従来の電極用基板の
製造方法の各工程例を示す断面図である。 １・・・基板、１２・・・透明導電膜、１３・・・レジ
スト膜、１４・・・レジストパターン、１５． ｉａ・
・・透明電極パターン、１６・・・透明絶縁膜、１７・
・・透明絶縁膜パターン 第１図 第２図 第４図 手 続 補 正 ！ （自発）昭和６０年４
月２日
Claims (3)
- （１）基板の一主表面上に被着した透明導電膜を選択的
にパターン化して透明電極パターンを形成し、前記基板
の一主表面上の露出部分に透明絶縁膜パターンを埋設す
ることを特徴とする電極用基板の製造方法。 - （２）特許請求の範囲第１項記載において、透明電極と
透明絶縁膜との各パターンが交互に隙間なく配列すると
共に、両者の膜厚が実質的に等しいことを特徴とする電
極用基板の製造方法。 - （３）特許請求の範囲第２項において、透明電極と透明
絶縁膜の各パターンを共に所定の膜厚にまで研摩するこ
とを特徴とする電極用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252755A JPS61131396A (ja) | 1984-11-29 | 1984-11-29 | 電極用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252755A JPS61131396A (ja) | 1984-11-29 | 1984-11-29 | 電極用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131396A true JPS61131396A (ja) | 1986-06-19 |
Family
ID=17241833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252755A Pending JPS61131396A (ja) | 1984-11-29 | 1984-11-29 | 電極用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131396A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990007254A1 (fr) * | 1988-12-16 | 1990-06-28 | Kabushiki Kaisha Komatsu Seisakusho | Element electroluminescent a film mince et procede de fabrication de cet element |
-
1984
- 1984-11-29 JP JP59252755A patent/JPS61131396A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990007254A1 (fr) * | 1988-12-16 | 1990-06-28 | Kabushiki Kaisha Komatsu Seisakusho | Element electroluminescent a film mince et procede de fabrication de cet element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336295A (en) | Method of fabricating a transparent metal oxide electrode structure on a solid-state electrooptical device | |
| WO2015147429A1 (ko) | 단결정 구리를 이용한 나노 망사 다층 구조의 전극 및 그 제조방법 | |
| JP2961350B2 (ja) | 微細パターンを有するネサ膜の製造方法 | |
| US3220938A (en) | Oxide underlay for printed circuit components | |
| JPS61131396A (ja) | 電極用基板の製造方法 | |
| JP2788649B2 (ja) | フォトマスクブランク及びフォトマスク | |
| JPS6025024B2 (ja) | フオトマスク用原板 | |
| JPS61128415A (ja) | 電極用基板の製造方法 | |
| JPS6111749A (ja) | フオトマスクブランク | |
| CN116256938A (zh) | 用于防止静电的空白掩膜和光掩膜及其制造方法 | |
| JP3409786B2 (ja) | 露光マスクの設計方法 | |
| JPS59101795A (ja) | エレクトロルミネセンス薄膜表示装置 | |
| JPS61224293A (ja) | 透明導電膜パタ−ン付き基板とその製造方法 | |
| JP3062637B2 (ja) | 蛍光表示管の製造方法 | |
| KR820002372B1 (ko) | 촬상관용 면판(撮像管用面板)의 제조방법 | |
| JPS6298799A (ja) | 多層配線形成方法 | |
| JPS5854454B2 (ja) | 撮像管用面板の製造方法 | |
| JP4513166B2 (ja) | インダクタンス素子の製造方法 | |
| SU841071A1 (ru) | Способ изготовлени тонкопленочныхСХЕМ | |
| JPS61243613A (ja) | 透明導電層の形成方法 | |
| JPH03120874A (ja) | 透明電極パターン形成方法 | |
| JPS59139034A (ja) | フオトマスクブランク | |
| JPH04109223A (ja) | 液晶表示素子の製造方法 | |
| JPS6255653A (ja) | フオトマスクの製造方法 | |
| JPH01112613A (ja) | 透明導電膜パターンの形成方法 |