JPS61134820A - 位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電源同期回路を持つ位相制御回路に関する。

従来の技術 サイリスタ順変換器のゲート制御等に不可欠の位相制御
回路は、電源に同期した出力を必要とすることが多い。

例えば、負帰還自動ｉｔｌ制御に使用さｎる位相制御回
路等においては、目標制と検出フィードバック値との扁
差を増幅し、その出力にＬつて割−さｎる位相！制御角
を得るのに電力変換器の電源に同期した位相制御角信号
？必要とする。

また１位相制御回路の制御１を詠には正負の２電源を必
要とすることが多い。

第３図は従来の電源同期回路を持つ２電源式位相制御回
路を示す。制御を源はトランスＴＩの出力をダイオード
ブリッジＤＢＩで幣流し、抵抗Ｒ１とツェナーダイオー
ドＺ１．Ｚ２及び平滑用コンデンサＣ２，Ｃ３によって
正負電圧金得ている。

位相＋ｔｌｈ卸回路本体は、目標ＩＩｆｖ８と検出値ｖ
ｆとの偏差を演算増幅器ＯＰＩと抵抗Ｒ５〜Ｒ９で構成
する増幅器ＡＭＰ　１で検出し、この検出値の増加期間
にはし張発振回ｗ！ｒＯ８ＣのコンデンサＣ１を充電回
ＷｌｒＣＭ全通して充電し１ｇ少期間には該コンデンサ
Ｃ１ｉ放電回路ＤＣを通して放電し。

コンデンサＣ１の一足値レベルまでの充電タイミングで
エニジャンクショントランジスタＵ、ＴＴから位相制御
出力０１７Ｔｉ得ている。この位相制御出力全電源同期
させる′鑞源同期回路は、トランスＴ２の出カケダイオ
ードブリッジＤＢ２で全波整流し、この整流波形の零点
をスイッチ回路ＥｉＷ１で検出し％咳零点で放電回路Ｄ
Ｃを通してコンデンサａｌｌ放電させることで該コンデ
ンサｃ１の充電開始点を決定するようにしている。

発明が解決しようとする問題点 従来の位相制御回路でＦｉ、電源同期のためにトランス
Ｔ２とダイオードブリッジＤＢ２とスイッチ回路８Ｗｌ
ｉも豐とする。ここで、制御電源と同期電源が同一位相
である場合には制御電源用トランスＴ１と同期電源用ト
ランスＴ２とを共用の１つのトランスとすることができ
るが、ダイオ−１ドブリッジＤＢ１．ＤＢ２は前者は正
負電源用で後者は単相検出用の九め共用することができ
ない。

従って、従来回路では電源同期の九めに専用のダイオー
ドブリッジＤ　’Ｂ　２とスイッチ回路ｓｗ１全必要と
し、多相の位相制御回路等では褌雑高価な位相制御回路
になる問題があつ友。

問題点を解決する友めの手段と作用 本発明は上述の問題に鑑み、制御電源用ダイオードブリ
ッジの出力側にダミーロード用抵抗を設け、１９制御電
源の整流出力と平滑用コンデンサ間に電圧降下素子を設
け、この電圧降下素子の電圧信号ｔ−波形整形して電源
同期信号ｆｅ４る同期検出回路ｔｅけ、制御電源用ダイ
オードブリッジの出力波形に整流波形を得、この整流波
形の零点電圧を電圧降下素子の電圧イぎ号に確保して咳
零点電圧タイ電ングパルスを同期検出回路から得るもの
である。

実施例 第１図は本発明の一実施例金示す回路図である。

同図が第３図と異なる部分は、トランスＴ２．ダイオー
ドブリッジＤＢ２．スイッチ回路８ｗが取除か２′Ｌ、
ダイオードブリッジＤＢＩの［ｆｉ出方端にダミーロー
ド用抵抗Ｒ１５が設けらｎ、抵抗Ｒ１を通したコンデン
サＣ２への充電回路に電圧降下素子としてのダイオード
Ｄ３が設けられ、ダイオードＤ３のアノード電圧を比較
検出するコンマ＜レータＣＯＭが設けらｎ、このコンパ
レータＣＯＭの出力でし張発振回路ｏ８Ｃのコンデンサ
ｃｌを放電させるスイッチ回路１１１Ｗ２が設けられる
ものである。□ コンパレータＣＯＭはダイオードＤ３の降下電圧を演算
増幅器ＯＰ２と抵抗Ｒ１７〜’Ｒ１９で比較検出し、ス
イッチ回路８Ｗ２は；ンパレータＣＯＭの正出力抵抗Ｒ
１６，ダイオードＤ４Ｑ介してトランジスタＴｒ４　　
のオン出力として放電回路ＤＣ１ｊｔ介し次コンデンサ
ＣＩの放電を行なう。

本実施例の動作金属２図１！：参照して詳細に説明する
。ダイオードブリッジＤＢＩの出力側にダぐ−ロード用
抵抗Ｒ１５が設けらｎることでダイオードブリッジＤＢ
Ｉの出力′に流が抵抗Ｒ１５に連続的にａｎる。従って
、第２図ｔａ）に示すように抵抗ＲＩＩ５の両５１ｍ！
電圧波形は第２図に示すように基準電位ＩＱＩに対して
ツェナーダイオードｚ２のツェナー電圧Ｖｚ２分だけ低
い電位が零点になる全波整流波形ＶＤＨになる。この波
形ＶＤＨに対してツェナーダイオードｚｌの電圧（ダイ
オードＤ３のアノード電圧）は該ツェナーダイオードＺ
ｌのツェナー電圧Ｖｚ１でクランプされ九期間αの電圧
波形Ｖｚ　になる。この理由はダイオードＤ３によって
平滑用コンデンサＣ２の平滑電圧を阻止することによる
。まｍ、電圧波形ｖｚの非タラップ期間θは整流波形Ｖ
ＤＨに追従してほぼ基準電位でクランプ期間βを持つ波
形になる。

このような電圧波形Ｖｚはコンバレーｐｃ　ＯＭで抵抗
Ｒ１７とＲｌＢで分圧さｎて基準電位と比較さｎ、クラ
ンプ期間βにほぼ一致する幅のパルス（第２図ｂ）に整
形さｎる。このパルスは全波整流波形の零点を中心にし
ており、このパルス期間だけスイッチ回路８Ｗ２の出力
トランジスタＴｒ、がオンリ、放電回路ＤＣ′ｔ″通し
てコンデンサ　　　ＩＣ１ｔ？放電させる。このように
して、同期電源に同期したし侵発撮出力が取出される。

なお、ダイオードＤ３はし張発振回路０８Ｃの電源ライ
ンの前段に設ける図示の構成が好ましいものである。例
えばダイオードｐ３を抵抗Ｒ３とトランジスタＴｒ、の
コレクタ関（Ａ点）に設けるときは、　ｔ、４Ｎ’！ｌ
！撮回路０日Ｃの制御電源がツェナーダイオードＺｌの
電圧となり、電圧波形のａ期間中にし張発振動作による
電圧落ち込みによって同期がかかった状態になるが、そ
ｎだけ位相制御範囲が狭くなり、広範囲にわたる位相制
御ができない、こｎに対し１本実施例では同期期間が幅
θから幅βの期間に狭くして広範囲の位相制御を行なう
ことができる。

また、実施例ではアンプＡＭＰＩとし張発振回路Ｏ８Ｃ
による位相制御回路會示すが１本発明はこｎに限定され
るものでなく、他の方式の位相制御回路に電源同期を行
なう場曾に適用できるのは勿論である。

発明の効果 以上のとおり１本発明によれば、制御電源用ダイオード
ブリッジの出力側にダ建−ロード用抵抗を設け、制御電
源の整流出力と平滑用コンデンサとの間にダイオードな
どの電圧降下素子金膜け。

この電圧降下素子の電圧信号からｇ源同期パルスを得る
究め、従来のように電源同期用にダイオードブリッジＤ
Ｂ及びスイッチ回路８Ｗ１’ｉ特別に設けることを必要
としない。

なお１本発明では構成上；ンパレータＣＯＭＱ必要とす
るが、このコンパレータはアンプＡＭＰ　１に演算増幅
器を２回路集積するＩＣ素子を採用することでその一方
の演算増幅器をコンパレータ００Ｍ用に利用することが
できる。

４、面の簡単な説明 第１図は本発明の一実施例を示す回路図、第２図は第１
図におけるｗｒｓ同期信号検出の動作を説明する几めの
波形図、第３図は従来の位相制御回路図である。

ＴＩ・・・トランス、ＤＢＩ・・・ダイオードブリッジ
。

Ｚｌ、Ｚ２・・・ツェナーダイオード、Ｃ２，Ｃ３・・
・平滑用コンデンサ、ＡＭＰＩ・・・位相制御用増幅器
。

ＯＳＣ・・・し張発振回路、ＣＩ（・・・充電回路、Ｄ
Ｃ・・◆放電回路、ＣＯＭ・・・コンパレータ、Ｒ１５
・・・ダミーロード用抵抗、Ｄ３・・・電圧降下素子と
してのダイオード。

Claims (1)

【特許請求の範囲】
1. 電源に同期した位相制御信号を２電源の制御電源を使つ
   て発生する位相制御回路において、トランスの出力を整
   流するダイオードブリッジと、このダイオードブリッジ
   の出力端に設けたダミーロード用抵抗と、前記ダイオー
   ドブリッジの出力側に直列に設けた電圧降下素子と、こ
   の電圧降下素子を介して前記ダイオードブリッジの整流
   出力を平滑して正負２電源の制御電源とする一対の平滑
   用コンデンサと、前記電圧降下素子の電圧波形を基準電
   位と比較して電源同期信号を得る同期検出回路とを備え
   たことを特徴とする位相制御回路。