JPS6113622B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は例えば完全数式通り演算機能を具備
する小型電子式計算機に関する。 従来の小型電子式計算機では演算状態の表示を
キー操作ごとにＫ（定数）、＋、−、×、÷（フアンク
シヨン）等の記号を用いて行うものがあるが、完
全数式通りによる演算状態の表示は行つていな
い。一方、完全数式通り演算機能をもつた小型電
子式計算機の場合、一連のキー操作が長いため途
中で操作ミスを生じたり、正確に計算式を入力し
たかどうか不安になることが多かつた。 このためこの出願人は先に演算状態の表示を計
算式に対応する一般式（この一般式は文字、記号
等により表示される。例えば計算式が２＋３×
（４＋（（123＋…の場合には一般式はＡ＋Ｂ×〔Ｃ
＋〔〔Ｄ＋と表示される）により行うようにして上
述した問題点を解消した特許出願を行つたが、こ
の特許出願の場合、どの様な計算式の入力を行な
つたかの確認はできるが、既に入力した数値が何
であつたかの確認はできないという問題点があつ
た。 更に、一般式のある特定文字記号に対応するデ
ータの内容は計算の進行によつて変わるが（例え
ば「２×３」と操作した時点での一般式表示は
「Ａ×」となり、Ａ＝２であるが、次に「＋」を
操作すると一般式表示は「Ａ＋」となり、Ａ＝６
となる）、計算途中で各文字記号にどの様なデー
タが対応しているかを確認することができなかつ
た。 従つてこの発明の目的は、入力した計算式の態
様を示す一般式の任意の文字記号に対応する数値
データを呼出し、表示することによつて、既に入
力した数値の確認を行なえるようにした小型電子
式計算機の入力データ確認方式を提供することに
ある。 以下、図面を参照してこの発明を説明する。第
１図ないし第５図は第１実施例である。 図中１はROM（リードオンリメモリ）で、こ
のROM１には完全数式通り演算機能を具備する
小型電子計算機の全体の動作を制御するマイクロ
プログラムが記憶されており、またROMアドレ
ス部２から出力されるアドレスデータAD₁にした
がつて該アドレスデータAD₁に対応するエリアか
らマイクロ命令AD₂，CO，INS，NAを夫々並列
的に出力する。マイクロ命令AD₂はRAM（ラン
ダムアクセスメモリ）３内の後述する各種レジス
タの行および列を指定するアドレススデータであ
り、またこのマイクロ命令によつて指定されたレ
ジスタの指定桁に対して、このときデータの書込
み、読出しが実行される。マイクロ命令COは演
算回路７の入力端子ｄに与えられる数値データで
ある。マイクロ命令INSはインストラクシヨンデ
コーダ４に対して出力されるインストラクシヨン
データであり、またこのマイクロ命令INSはイン
ストラクシヨンデコーダ４によつてデコードさ
れ、各種命令信号、たとえばリード／ライト信号
Ｒ／Ｗ、表示命令信号Ｄ等が発生する。猶、上記
リード／ライト信号Ｒ／ＷはRAM３に、また表
示命令信号Ｄは表示コントローラ９に対して夫々
与えられている。更にマイクロ命令NAはROMア
ドレス部２から次に出力されるマイクロ命令が格
納されている次アドレスを指定するデータであ
り、アドレスバツフア５に対して出力される。こ
のアドレスバツフア５に対して出力される。この
アドレスバツフア５には後述するオアゲート６の
出力及び演算回路７から出力される判断結果信号
ｊが入力されており、アドレスバツフア５はこの
とき、上記マイクロ命令NA、オアゲート６の出
力及び判断結果信号ｊをオア加算してその出力を
ROMアドレス部２に与えるものである。 RAM３はＸ，Ｙ，Ｚ、及びＡ〜Ｊの各レジス
タ、更に表示バツフアレジスタ、またこの表示バ
ツフアレジスタの各桁に対応したビツトを有し後
述のブリンク表示に利用されるブリンクフラグレ
ジスタ等が設けられており（猶、Ｅ〜Ｊレジスタ
及びブリンクフラグレジスタは図示を省略してい
る。）而してＸレジスタは置数データ記憶用およ
び表示データ記憶用として設けられたレジスタで
ある。またＹレジスタ、Ｚレジスタは演算用レジ
スタである。更に、Ａ〜Ｊの10本のレジスタは完
全数式通り演算実行時に於いて前回以前のキー操
作によるデータの保護用レジスタである。一方、
各レジスタの１桁目は括孤レベル記憶用として用
いられ、また、この１桁目を記号Ｋにより示す。
また、各レジスタの２桁目は演算用フラグの記憶
に用いられ、また、記号Ｆにより示す。更に各レ
ジスタの３桁目以上は数値データ記憶用であり、
記号VTにより示す。ここで括孤レベルを説明す
ると、この括孤レベルは開き括孤キー□〔が操作さ
れると＋１され、他方、閉じ括孤キー□〕が操作さ
れると−１される。また、演算用フラグにはフア
ンクシヨンキー□＋，□−，□×、□÷等に対し夫々設
定
されているコードが書込まれる。 演算回路７はRAM３のレジスタから読出され
るデータとキー入力部８から入力されるデータと
を入力して四則演算、完全数式通り演算等の通常
の演算を実行し、その演算結果データはRAM３
内の指定レジスタに入力される。演算回路７はま
た第３図のフローチヤートにみられるような各種
判断動作、更にキーサンプリング動作時に於いて
はキー入力部８から入力されるキー操作信号から
キーの種類を判別する判断動作等、各種の判断動
作を実行する。そして、このとき出力される判断
結果信号ｊは上述したようにアドレスバツフア５
に与えられる。猶、この演算回路７の詳細は第２
図により説明する。 キー入力部８にはテンキーTK、各種フアンク
シヨンキーFK、一般式表示用キー□Ａ〜□Ｊ、リコ
ールキー

【式】ストアキー

【式】等が設けられ ている。而してリコールキー

【式】は表示中の一 般式の特定文字記号に対応するデータを確認した
い場合にその文字記号を指定して呼出すためのキ
ーである。一方、ストアキー

【式】は表示中の一 般式の特定文字記号に対応するデータを他のデー
タと変更するためのキーである。リコールキー

【式】の出力は上記オアゲート６に、またSR型 フリツプフロツプ１１（以下、FF１１と略称）
のセツト入力端子に入力され、更にFF１１のセ
ツト出力はアンドゲート１２を介して演算回路７
の入力端子ｂに入力されている。一方、ストアキ
ー

【式】の出力はオアゲート６に、またSR型フ リツプフロツプ１３（以下、FF１３と略称）の
セツト入力端子Ｓに入力され、更にFF１３のセ
ツト出力はアンドゲート１４を介して演算回路７
の入力端子Ｃに入力されている。更に一般式表示
用キー□Ａ〜□Ｊの出力はオアゲート６に入力される
ほかにアンドゲート１２，１４の各ゲート開閉制
御信号として利用されている。またテンキー
TK、フアンクシヨンキーFKの各出力はオアゲ
ート６に入力されるほかに演算回路７の入力端子
ｅに入力されている。 表示コントローラ９は数値デコーダ部９Ａ及び
一般式デコーダ部９Ｂとから成り、而して数値デ
コーダ部９Ａにはキー入力部８から数値データや
演算回路７による演算結果データ等がＸレジスタ
を介して入力される。一方、一般式デコーダ部９
Ｂには表示バツフアから入力される一般式データ
が入力される。そして数値デコーダ部９Ａ、一般
式デコーダ部９Ｂは上記表示命令信号Ｄが入力さ
れたとき数値データまたは一般式データをデコー
ドして表示部１０に夫々出力し、表示させる。 一方、表示部１０には一般式表示部（図示
略）、数値表示部（図示略）が夫々設けられ、ま
た、ドツトマトリクス構成による表示方式が採用
されている。そして、一般式表示部には完全数値
通り演算実行時の演算状態が一般式により表示さ
れ、また同時に数値表示部には上記演算状態が数
値データにより表示される。この場合、一般式は
この実施例の場合、例えば Ａ＋Ｂ×〔Ｃ＋〔〔Ｄ＋ のようにアルフアベツトＡ、Ｂ、Ｃ、Ｄ、……、
記号＋、−、×、÷、〔、〕、……により表示される。
而して上記アルフアベツトＡ、Ｂ、Ｃ、Ｄ……は
夫々、入力順の置数データに対応づけられたもの
であり、また記号＋、−、×、÷〔、〕……は夫々、
加算、減算、乗算、除算、開き括孤、閉じ括孤…
…の各フアンクシヨンデータを示している。 次に第２図により演算回路７の構成を説明す
る。入力端子ａにはRAM３から送らてくる演算
数、被演算数の各データが入力され、被演算数は
ラツチ１５にラツチされたのちゲート回路G₁を
介してアダー１６に与えられる。一方、演算数は
ラツチ１７にラツチされたのちゲート回路G₂を
介してアダー１６に与えられる。一方、アダー１
６には入力端子ｄから入力されるマイクロ命令
COによる数値データも必要に応じ演算数として
ゲート回路G₃を介して入力される。而してアダ
ー１６は両入力データに対して上述した四則演
算、完全数式通り演算等の通常演算、また判断演
算を両入力データの内容に応じて実行する。そし
て通常演算時に得られる演算結果のデータはゲー
ト回路G₄を介してRAM３の指定レジスタに入力
される。一方、判断演算時に得られるデータ、キ
ヤリーはゲート回路１８にてコード化されたのち
ゲート回路G₆を介して上記信号ｊとしてアドレ
スバツフア５へ送られる。 演算回路７には更にキー判断回路１９が設けら
れ、入力端子ｂ，ｃ，ｅから入力される上記の各
信号の内容を判断し、操作キーの種類を判別し、
またこの結果得られるキーコードデータはゲート
回路G₅を介してRAM３の指定レジスタへ送ら
れ、他方、判断結果信号ｊの場合にはゲート回路
G₇を介してアドレスバツフア５へ送られるもの
である。猶、図中ラツチ１５，１７に図示する矢
印はインストラクシヨンデコーーダ４から出力さ
れるデータ読込み制御信号である。またゲート回
路G₁〜G₇に図示する矢印はインストラクシヨン
デコーダ４から出力されるゲート開閉制御信号で
あり、アダー１６、キー判断回路１９には夫々演
算指令、キー判断指令が入力される。 次に上記実施例の完全数式通り演算実行時の動
作を第３図ないし第５図を参照して明する。この
場合、下記の計算式の場合を計算例とし、また２
番目の数値データ「３」を「５」に変更するもの
とする。 計算式：２＋３×４＋（（123＋…… 計算の開始に際し、計算機の電源スイツチをオ
ンすると、キー操作がなされるまで第３図に示す
フローチヤートのステツプS₁〜S₄が実行される。
猶、電源オン時に於いてROM１からオールクリ
ア信号を与えるマイクロ命令が出力され、各回路
がクリアされ、初期状態が設定される。このため
RAM３内の各レジスタがクリアされ、この結
果、表示部１０には第５図１に示すように数値
「０」が表示され、また一般式は何も表示されな
い。更にFF１１，１３も共にリセツトされる。
猶、上述した電源オン時の動作はオールクリアキ
ー

【式】を操作したときにも同様に実行される。こ こで、フローチヤートのステツププS₁〜S₄の各処
理内容を説明すると、ステツプS₁〜S₄はキーサン
プリング動作及び表示動作を約500ミリ秒単位で
繰返し実行するための処理である。即ち、ステツ
プS₁にてＺ_FKにデータ「255」（２進数データで示
せば「11111111」）が書込まれる。次にキーサン
プリング処理及び表示処理が実行され、而してキ
ーサンプリング処理によりキー操作の有無が判断
され、キー操作がなければステツプS₃へ、一方、
キー操作があればステツプS₉のキー判断処理が実
行される。ステツプS₃ではＺ_FK内のデータの−１
演算処理が実行される。次いでステツプS₄ではＺ
_FK内のデータが「０」か否かの判断処理が実行さ
れ、ステツプS₂に復帰する。このようにしてキー
操作がなされるまでの間、ステツプS₂〜S₄の処理
が256回繰返される。このステツプS₂〜S₄の処理
を256回繰返す時間が約500ミリ秒となるのであ
る。而してステツプS₅〜S₈の各処理はリコールキ
ー

【式】ストアキー

【式】等がキー操作され、 表示中の一般式の一部に対応するデータを呼出し
または変更処理する期間、変更データに対応する
一般式内の文字記号を上述した約500ミリ秒単位
で点灯、消灯させる、即ちブリンクさせるための
処理である。即ち、ステツプS₅ではＹ_Fにデータ
８（２進数では「1000」）が加算される。次いで
ステツプS₆ではＹ_F内のデータが「０」か否かの
判断処理が実行され、「０」の場合はステツプ８
_７に進行して上述した変更データに対応する一般
式内の文字記号を点灯させる処理が実行され、ス
テツプS₁に復帰する。一方、Ｙ_F内のデータが
「０」ない場合、（即ち「８」）にはステツプS₈へ
進行し、上記一般式内のデータを消灯させるため
の処理が実行され、ステツプS₁に復帰する。而し
てステツプS₅の処理によりＹ_F内のデータは約500
ミリ間隔で「８」、「０」、「８」、「０」……と変化
し、したがつてステツプS₇及びステツプS₈の各処
理は約500ミリ間隔で交互に実行され、上述した
ブリンク動作が実行される。このブリンク動作の
具体的な動作については後述するが、指定された
表示データをブランクコードに置き換えて（消灯
処理ステツプS₈）表示ステツプS₂を実行させれば
その表示データが消灯し、上記ブランクコードを
元の表示データに戻して（点灯処理ステツプS₇）
表示ステツプS₂を実行させればその表示データが
点灯するもので、上記両処理を500ミリ秒毎に繰
返せば表示の点滅として見える訳である。 而してステツプS₂の処理中にテンキーTKの操
作がなされるとステツプS₉のキー判断処理により
ステツプS₁₀の置数処理がなされ、置数データは
Ｘレジスタに入力され、また数値表示部に表示さ
れる。一方、フアンクシヨンキーFKのうちイコ
ールキー□＝の場合にはステツプS₁₁の演算処理が
実行され、それ以前の入力データにもとづいた演
算が実行され、その演算結果は数置表示部に表示
される。またこの処理時にはＡ〜Ｊレジスタ内の
すべてのデータはクリアされる。更にイコールキ
ー□＝以外のフアンクシヨンキーFK及び一般式表
示用キー□Ａ〜□Ｊが操作されるときには、操作キー
の種類に応じたフアンクシヨン処理（ステツプ
S₁₂）が実行され、演算が実行されたり、或いはス
テツプS₁₃に進行して以下のステツプS₁₄〜S₁₉が
実行される。ステツプS₁₃〜S₁₉ではRAM３内の
データから表示バツフア内に一般式データを作成
する処理が実行されるもので、即ち、ステツプ
S₁₃ではＡ_K内のデータが「０」か否かの判断処理
が実行され、「０」でなければ開き括孤「〔」また
は閉じ括孤「〕」表示の各表示準備処理が実行さ
れる。他方、AK＝「０」であればステツプS₁₅に
スキツプしてＡ_VT内のデータが「０」か否かが判
断処理される。而して「０」でなければそのデー
タに対する一般式の文字記号データ（Ａ〜Ｊ）お
よび数値表示部への数値データの各表示準備処理
がなされる。他方、「０」の場合はステツプS₁₇の
処理にスキツプし、Ａ_F内のデータが「０」か否
かの判断処理が実行され、「０」でなければＡ_F内
のフアンクシヨン記号（＋、−、×、÷等）の表示
準備がなされ、他方、「０」であればステツプS₁₉
へスキツプしてＢレジスタ以降の各レジスタ（Ｂ
〜Ｊレジスタ）に対するステツプS₁₃〜S₁₈と同様
な処理が実行される。 またリコールキー

【式】の操作後一般式表示用 キー□Ａ〜□Ｊが操作された際には表示バツフア内の
指定データがＸレジスタに転送され（ステツプ
S₂₀の処理）、次いでステツプS₂₁のブリンク表示
準備処理を行なう。このブリンク表示準備処理と
は、リコール指定された一般式の該当文字記号、
例えば

【式】と操作した時は「Ｂ」表 示のブリンクを行なわしめるために行なうもの
で、Ａ〜Ｊレジスタに対応するビツトを有するブ
リンクフラグレジスタがRAM３内に設けられて
おり（図示略）、該当するビツトに「１」をセツ
トするものである。そして、前述のステツプS₈に
おいて、フラグのセツトされている一般式の該当
文字記号データを一時ワークエリアヘセイブした
後、ブリンクコードと置き換える訳である。 またストアキー

【式】の操作後一般式表示用キ ーＡ〜Ｊを操作すると、置数等よりＸレジスタに
記憶された指定データがＡ〜Ｊレジスタのうちそ
の指定データに対応するレジスタに転送され（ス
テツプS₂₂の処理）、次いでステツプS₂₁同様なス
テツプS₂₃の処理が実行される。 而して、電源オン後、或いはオールクリアキー

【式】のキー操作に次いでキー２を操作すると置数 データ「２」がＸレジスタの３桁目に入力されて
数置表示部に表示される。次にキー□＋を操作する
とＸレジスタ内のデータがＡレジスタに転送さ
れ、またＡレジスタの２桁目（Ａ_F）に記号
「＋」のコード（フアンクシヨンデータ）が書込
まれる。この結果、Ａレジスタの３桁目に置数デ
ータ「２」、Ａ_Fに「＋」^２が夫々書込まれる（第
４図ａ参照）。一方、キー□＋の操作時にステツプ
S₉の処理によつてフアンクシヨンキー□＋操作が判
断され、ステツプS₁₂に進行し、次いでステツプ
S₁₃、S₁₅〜S₁₉の各処理が実行される。この結
果、上述した各キー操作後の表示部１０の表示状
態は第５図２に示すようになる。このため、計算
機の使用者はこの表示内容を見てそれまでに置
数、キー□＋の各キー操作を確認し、また計算式と
見較べることができる。 次にキー□３，□×を順次操作すると上記キー操作
□２，□＋のとき同様にしてＢレジスタの３桁目、２
桁目に夫々置数データ「３」、フアンクシヨンコ
ード「×」が第４図ｂに示すようにして書込まれ
る。またこのときの表示部１０の表示状態は第５
図３に示すものとなる。猶、上記キー□×のキー操
作時においては、演算部７のキー判断回路１９で
はキー□×のキーコードデータを出力し、またキー
□×の判断結果信号ｊを出力し、夫々RAM３また
はアドレスバフア５に送られる。このため演算回
路７のアダー１６はＡ_F内のデータ「＋」とＢ_F内
のデータ「×」とを比較し、演算を実行するか否
かの判断動作を実行する。この場合、今回入力さ
れたＢ_F内のデータのレベルが前回入力されたＡ_F
内のデータのレベルより高いので演算を実行せ
ず、上述したように一旦Ｘレジスタに記憶された
データ「３×」がＢレジスタに転送されるフアン
クシヨン処理がS₁₂にて行われる。 次に開き括孤キー□〔を操作すると演算回路７で
は入力されたフアンクシヨンデータ「〔」とＡ_F内
のデータ「×」とを比較し、演算を実行するか否
かの判断動作を実行すると共に、ＣレジスタのＣ
_Kに括孤レベル「１」が書込まれる。またＸ_VTは
クリアされる。第４図ｃはこのときのRAM３の
状態を示す。また第３図のフローチヤートにおけ
るステツプS₁₃，S₁₄のＣレジスタに対する同様な
処理が実行され、データ「〔」が表示部１０に送
られ、このため表示部１０には第５図４に示すよ
うに「Ａ＋Ｂ×〔」、「０」が夫々表示される。次
にキー□４を操作すると置数データ「４」がＸ_VTに
書込まれ、次いでキー□＋を操作するとＣ_VTにＸ_VT
からのデータ「４」が書込まれ、またＣ_Fに記号
「＋」のコードが書込まれる。この結果、Ｃレジ
スタの内容は第４図ｄに示すようになる。次に開
き括孤キー□〔を２回連続操作すると、１回目の開
き括孤キー□〔の操作時にＤ_Kに括孤レベル「１」
が書き込まれてＤ_K＝「１」となる。次に２回目の
開き括孤キー□〔の操作によりＤ_K＝「２」と変化す
る。これに応じて表示部１０はデータ「Ａ＋Ｂ×
〔Ｃ＋〔」、「Ａ＋Ｂ×〔Ｃ＋〔〔」がデータ「０」と
ともに順次表示される。第５図５は２回目の開き
括孤キー□〔の操作後の表示状態を示す。更に、キ
ー□１、□２、□３を順次操作し、データ「123」を入
力するとＡレジスタ〜Ｄレジスタの内容は変化せ
ず、またＸレジスタにはデータ「123」が入力さ
れてＸ_VT＝「123」となる。また次にキー□＋を操作
するとＤレジスタにはデータ「123＋」が書込ま
れるとともに、表示部１０には第５図６に示すよ
うに文字記号「Ａ＋Ｂ×〔Ｃ＋〔〔Ｄ＋」が数値
「123」とともに表示される。第４図ｅはこのとき
のRAM３の記憶状態を示す。このようにして表
示部１０には上記計算式にしたがつて入力される
キー操作信号に応じ、そのときの演算状態が一般
式および数値データにより表示される。 ところで、上述のキー操作によつて入力したデ
ータのうち、例えば２番目の数値データ「２」を
確認したい場合あるいは「５」に変更したい場
合、リコールキー

【式】とキー□Ｂを順次操作す る。このとき上述したステツプS₂₀，S₂₁の各処理
および処理S₁〜S₈の処理により、表示バツフアの
上位側から３桁目のデータ「Ｂ」がＸレジスタに
転送され、またブリンクフラグレジスタの上位側
からビツト目に“１”がセツトされる。またステ
ツプS₇，S₈の各処理により表示バツフアの上記３
桁目には約500ミリ秒ごとにデータ「Ｂ」とブラ
ンクコードとが交互に書込まれる。このため第５
図７に示すように表示部１０の数値表示部には呼
出されたデータ「３」が表示され、一方、一般式
表示部の一般式中、文字記号「Ｂ」のみが点滅す
る。 次にキー□５を操作し、変更データを入力すると
このデータ「５」はＸレジスタに入力され、第５
図８に示すように数値表示部に変更データ「５」
が表示され、一方、文字記号「８」はブリンク状
態を続けている。 次にストアキー

【式】を操作すると、上記ステ ツプS₂₂，S₂₃の各処理及びステツプS₁〜S₈の各処
理によりＸレジスタ内のデータがＢ_VTに転送記憶
される。このためＢレジスタの内容は第４図ｆに
示す如くなり、また表示部１０の表示状態は第５
図９の如くとなり、第５図８の状態のまま変化し
ない。而して文字記号「Ｂ」のブリンク状態は次
のキー操作時に停止される。 猶、上記計算例では計算式の途中までしか入力
しておらず、一般式の文字記号に対応する数値デ
ータは変更されていないが、この後例えば「□６
□〕」の如き操作を行なうと〔 〕内の計算が実行
されて「129」となり、文字記号Ｄに対応する数
値データは「123」から「129」に変更される。 第６図は上記実施例の変形例を示すもので、図
示の如く、リコールキー

【式】操作時に数値表示 部にデータ「Ｂ＝３」を表示させるようにしたも
のである。勿論、この場合には一般式中の文字記
号「Ｂ」を特にブリンク表示させる必要はない。 猶、上記実施例では一般式表示用キーを□Ａ〜□Ｊ
のアルフアベツト文字によるキーとしたが、テン
キーやフアンクシヨンキー等、通常、計算機に備
えられているキーをダブルフアンクシヨン機能用
に変更して代用すれば、キー数数が少くて済む利
点がある。また変更可能なデータは数値データの
みならず、一般式中のすべてのデータを対象とす
ることも可能である。更にスライドキー□→，□←を
設けておき、リコールキー

【式】の操作時に、例 えば上記例ではＡ＋Ｂ×〔Ｃ＋〔〔Ｄ＋というよう
に、一般式中の変更文字記号の下部または上部に
上記スライドキー□→，□←によつて左右に１データ
分ずつ移動可能なマーク表示体（カーソル）を移
動させて、変更文字記号の下部または上部等に変
更データ表示を行わせるようにすることも可能で
ある。 この発明は以上説明したように、例えば完全数
式通りの演算機能を具備し、且つ入力された計算
式を文字、記号等により表わされる一般式により
表示できるようにした小型電子式計算機におい
て、表示中の一般式の任意の文字記号を呼出せる
ようにして例えば表示部に表示させるようにした
から、既に入力した計算式中でキー入力ミスなど
の恐れのあつたデータを随時呼出して確認できる
ものであり、また演算実行前に於いて各データの
再確認を行うことも容易となる効果がある。

【図面の簡単な説明】

第１図はこの発明の実施例の回路構成図、第２
図は演算部７の詳細回路図、第３図は演算状態表
示動作を示すフローチヤート、第４図は上記演算
実行時のRAM３の記憶状態の一例を示す図、第
５図はキー操作手順とそのときの表示状態を示す
図、第６図は表示状態の変形例を示す図である。 １…ROM、３…RAM、４…インストラクシヨ
ンデコーダ、７…演算回路、８…キー入力部、９
…表示コントローラ、９Ａ…数値デコーダ、９Ｂ
…一般式デコーダ、１０…表示部、１６…アダ
ー、１９…キー判断回路、TK…テンキー、FK
…フアンクシヨンキー、Ａ〜Ｊ…一般式表示用キ
ー、RCL…リコールキー、STO…ストアキー。

Claims (1)

【特許請求の範囲】
1. １ 入力された計算式の数値データを文字に置き
   換えて該計算式の含む演算の種類及び演算順序等
   の演算態様を表わす一般式により式表示するよう
   にした小型電子式計算機において、表示中の上記
   一般式の任意の文字を指定する手段と、該文字に
   対応する上記計算式のデータを呼出す手段と、こ
   の呼出された計算式のデータを表示する手段とを
   具備したことを特徴とする小型電子式計算機の入
   力データ確認方式。