JPS61136320A

JPS61136320A - 同期型カウンタのタイミングパルス発生回路

Info

Publication number: JPS61136320A
Application number: JP25877884A
Authority: JP
Inventors: Hiroki Kitamura; 北村　広記
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1984-12-07
Filing date: 1984-12-07
Publication date: 1986-06-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、同期型カウンタのタイミングパルス発生回路
に関する。

（従来の技術）例えばメモリのアドレス信号の発生回路として使用され
る同期型カウンタのタイミングパルスの発生回路として
は、従来、第５図に示されているような構成のものが知
られている。

第５図において、１は基準パルスの入力端子であり、こ
の基準パルスの入力端子１龜供給された第６図の（ａ）
の基準パルスＳ１が、パルス発生器ＰＧ１．　ＰＧ２に
印加されると、パルス発生１１ＰＣＩからは前記した基
準パルスＳｌがローレベルの状態からハイレベルの状態
に変化した時点ｔ１から、ＴＩの時間長にわたり、ロー
レベルの状態になる第６図の（ｂ）に示されている如き
信号Ｓ２が出力されて、それが同期型カウンタＳＣのリ
セット端子Ｒに供給され、また、パルスｒ生器ＰＧ２か
らは前記した基準パルス８１がローレベルの状態からハ
イレベルの状態に変化した時点ｔ１から、Ｔｌ　）τ２
の関係にあるｒ２の時間長にわたってローレベルの状態
になる第６図の（ｃ）に示されている如き信号Ｓ３が出
力されて、それがクロック信号発生器ＣＯのリセット端
子Ｒに供給され、る。

前記したクロック信号発生尋ＣＯは、それのリセット端
子Ｒがローレベルの状態からハイレベルの状態に変化し
た時点ｔ２から、第６図の（ｄ）に示されている如きク
ロック信号Ｓ４を発生して、それを同期型カウンタＳＣ
のクロック端子Ｔと、外部への信号送出用端子３とに供
給する。

それで、同期型カウンタＳＣは、前記のようにクロック
信号発生＠ＣＯから時刻ｔ２以降に出力されているクロ
ック信号Ｓ４の内で、同期型カウンタのリセット端子Ｒ
がローレベルの状態からハイレベルの状態に変化した時
刻ｔ４以降における初めてローレベルの状態からハイレ
ベルの状態に変化したクロック信号が現われた時点ｔ５
からクロック信号の計数を開始して、同期型カウンタＳ
Ｃからの計数出力を出力端子２に送出する。

（発明が解決しようとする問題点）第５図に示されている従来例のものにおいては、同期型
カウンタＳＣのリセット端子Ｒがローレベルの状態から
ハイレベルの状態になされる時刻　ｔ４よりも以前の時
刻ｔ２から、クロック信号Ｓ４が同期カウンタＳＣのク
ロック端子Ｔに供給されているようにしておくことによ
り、同期型カウンタＳＣのリセット端子Ｒがローレベル
の状態からハイレベルの状態に変化した時刻ｔ４以降に
おける初めてローレベルの状態からハイレベルの状態に
変化したクロック信号が現われた時点ｔ５からクロック
信号の計数を開始させるようにしているから、クロック
信号発生＠ＣＯで発生されたクロック信号Ｓ４の内で、
同期型カウンタＳＣが計数のために数を開始する以前の
時刻ｔ２から外部への信号送出端子３にクロック信号Ｓ
４が送出されているから、信号送出端子３からのクロッ
ク信号Ｓ４を利アドレス信号に基づいて動作しているメ
モリを含んで構成されている信号処理系との動作との間
にずれが生じてしまい、それの改善が求められた。

（問題点を解決するための手段）本発明は、基準パルスのタイミングに関連するタイミン
グを有しているパルスの印加により、ロード端子または
リセット端子付きのＤ型フリップフロップとクロック信
号発生器との両者をリセットさせるようにする手段と、
前記したロード端子またはリセット端子付きのＤ型フリ
ップフロップからの出力信号を同期型カウンタのリセッ
ト端子またはロード端子に供給する手段と、前記したク
ロック信号発生器からの出力を、ロード端子またはリセ
ット端子付きのＤ型フリップフロップのトリガ端子と、
同期型カウンタのクロック端子とに供給する手段とを備
えてなる同期型カウンタのタイミングパルス発生回路を
提供するものである。

（実施例）以下、添付図面を参照しながら本発明の同期型カウンタ
のタイミングパルス発生回路の具体的な内容について詳
細に説明する。

第１図乃至第３図は、本発明の同期型カウンタのタイミ
ングパルス発生回路のそれぞれ異なる実施例回路であり
、各図において１は基準パルスの入力端子、２は同期カ
ウンタの計数力出信号の出力端子、３は外部への信号送
出用端子、４はハイレベルの電圧の供給端子、５は同期
型カウンタにおけるリセット端子またはロード端子、Ｓ
Ｃは同期型カウンタ、ＦＦはロード端子またはリセット
端子付きのＤ型フリップフロップ、ＣＯはクロック信号
発生器であり、また、第１図及び第２図において。

ＰＧはパルス発生器でｈ４゜第１図及び第２示の回路配置において、基準パルスの入
力端子１に件給された第４図の（ａ）に示されている基
準パルスＳ１によって、パルス発生器ＰＧでは基準パル
ス３−１がローレベルの状態からハイレベルの状態に変
化する時刻ｔ１から時刻ｔ２までの間にローレベルの状
態になる第４図の（ｂ）に示されているようなパルス巾
τの信号Ｓ５を発生させる。

また、第３図示の回路、配置は、それの基準パルスの入
力端子１に供給される基準パルスＳ１が。

第４図の（ｂ）に示されているような信号Ｓ５と同様な
パルス巾τの信号とされている場合の実施例であり、こ
の第３図示の回路配置には前記した第１図及び第２ｒＭ
示の回路配置中に設けられているパルス発生器ＰＧが設
けられてはいない、したがって、第３図示の回路配置に
おける基準パルスの入力端子１には、第１図及び第２図
の回路配置中に設けられているパルス発生−ＰＧからの
出力信号Ｓ５が供給されるものとしてよい、また、この
第３図に示されている実施例の回路配置は、第１図示の
回路配置中からパルス発生器ＰＧを除去した状態のもの
を示し°Ｃいるのに他ならないから、それの構成や動作
の説明は、第１図示の回路配置に関する構成や動作の説
明と同じであるから、それの説明は省略する。

さて、第１図示の実施例の回路配置において、パルス発
生器ＰＧで発生された信号Ｓ５は、ロード端子またはリ
セット端子付きのＤ型フリップフロップＦＦにおけるリ
セット端子にと、クロック信号発生器ＣＯのリセット端
子Ｒとに供給されており。

ロード端子またはリセット端子付きのＤ型フリップフロ
ップＦＦと、クロック信号発生器ＣＯとは、第４図の（
ｂ）に示されている信号Ｓ５がローレベルの期間中はリ
セットされた状態になされている。

ロード端子またはリセット端子付きのＤ型フリップフロ
ップＦＦのロード端子り及びデータ端子りには、端子４
からハイレベルの電圧が与えられており、また、それの
トリガ端子Ｔには前記したクロック信号発生器ＣＯの出
力信号Ｓ７（第４図の（ｄ））が供給されている。

前記したクロック信号発生器ＣＯの出力信号Ｓ７は、同
期型カウンタＳＣのクロック端子Ｔにも供給されている
。また、前記したロード端子またはリセット端子付きの
Ｄ型フリップフロップＦＦの出力信号Ｓ６（第４図の（
Ｃ））は、同期型カウンタＳＣのリセット端子またはロ
ード端子５に供給されている。

前記のように構成されている第１図示の同期型カウンタ
のタイミングパルス発生回路は、基準パルスＳ１がロー
レベルの状態からハイレベルの状態に変化する時刻ｔ１
に、パルス発生器ＰＧが時刻ｔ１から時刻ｔ２までのパ
ルス巾τの信号Ｓ５がロード端子またはリセット端子付
きのＤ型フリップフロップＦＦのリセット端子Ｒと、ク
ロック信号発生＠ＣＯのリセット端子Ｒとに供給される
ことＫより、前記したロード端子またはリセット端子付
きのＤ型フリップフロップＦＦとクロック信号発生器Ｃ
Ｏとは、前記した信号Ｓ５がローレベルの状態になされ
ている期間中はリセットされている状態になされている
。

前記した信号Ｓ５がローレベルの状態からハイレベルの
状態に変化する時刻ｔ２に、クロック信号発生器ＣＯは
クロック信号の発振を開始するが。

クロック信号の発生器ＣＯで発生されるクロック信号Ｓ
７における最初の立上がりの時点ｔ３に、ロード端子ま
たはリセット端子付きのＤ型フリップフロップＦＦのト
リガ端子Ｒにトリガパルスが与えられ（前記した時刻ｔ
２以降に最初にローレベルの状態からハイレベルの状態
に変化した時刻ｔ３におけるクロック信号Ｓ）の立上が
りによってトリガされる）で、ロード端子またはリセッ
ト端子付きのＤ型フリップフロップＦＦは、前記した時
刻ｔ３よりも一瞬遅れた時刻ｔ４に、それの出力信号Ｓ
６の状態がローレベルの状態からハイレベルの状態に変
化する。

したがって、前記した信号Ｓ６のローレベルの状態によ
ってリセットされていた同期型カウンタＳＣは、時刻ｔ
４からクロック信号発生器ＣＯの出力パルスの個数の計
数動−作−を一開始する。

すなわち、本発明の同期型カウンタのタイミングパルス
発生回路における同期型カウンタＳＣではクロック信号
発生器ＣＯで発生される最初のクロック信号より計数を
開始するから、同期型カウンタＳＣから出力されたアド
レス信号に基づいて動作しているメモリを含んで構成さ
れている信号処理系の動作と、クロック信号発生＠ＣＯ
より出力されたクロック信号が信号送出端子３を経て供
給される外部の信号処理系における信号処理動作との間
にずれが生じるようなことは起こらない。

第２図に示されている実施例は、ロード端子またはリセ
ット端子付きのＤ型フリップフロップＦＦにおけるロー
ド端子りにパルス発生！１ｋＰＧの出力信号Ｓ５を供給
し、また、それのデータ端子りに端子６を介して狗ロー
レベルの電圧を供給し、さらに、それの出力信号をＱバ
一端子から同期型カウンタＳＣに供給するようにしてい
る点以外は、既述した第１図示の実施例の回路配置と同
じである。

そして、この第２図示の実施例の回路配置でも、既述し
た第１図示の実施例の回路配置の動作と同様な動作を行
なうから、この第２Ｗｉ示の回路配置においても、同期
型カウンタＳＣから出力されたアドレス信号に基づいて
動作しているメモリを含んで構成されている信号処理系
の動作と、クロック信号発生器ＣＯより出力されたクロ
ック信号が信号送出端子３を経て供給される外部の信号
処理系における信号処理動作との間にずれが生じるよう
なことは起こらない。

（発明の効果）以上、詳細に説明したところから明らかなように、本発
明の同期型カウンタのタイミングパルス発生回路は、基
準パルスのタイミングに関連するタイミングを有してい
るパルスの印加により、ロード端子またはリセット端子
付きのＤ型フリップフロップとクロック信号発生器との
両者をリセットさせるようにする手段と、前記したロー
ド端子またはリセット端子付きのＤ型フリップフロップ
からの出力信号を同期型カウンタのリセット端子または
ロード端子に供給する手段と、前記したクロック信号発
生器からの出力を、ロード端子またはリセット端子付き
のＤ型フリップフロップのトリガ端子と、同期型カウン
タのクロック端子とに供給する手段とを備えてなる同期
型カウンタのタイミングパルス発生回路であるから、本
Ｊ！！明の同期型カウンタのタイミングパルス発生回路
によれば、それの同期型カウンタＳＣではクロック信号
発生器ＣＯで発生される最初のグロック信号より計数を
開始するから、同期型カウンタＳＣから出力されたアド
レス信号に基づいて動作しているメモリを含んで構成さ
れている信号処理系の動作と、クロック信号発生器ＣＯ
より出力されたクロック信号が信号送出端子３を経て供
給される外部の信号処理系における信号処理動作との間
にずれが生じるようなことは起こらないのであり、本発
明の同期型カウンタのタイミングパルス発生回路によれ
ば。

既述した従来の問題点が良好に解決されるのである。

【図面の簡単な説明】

第１図乃至第３１ｉ！Ｉは本発明の同期型カウンタのタ
イミングパルス発生回路の各員なる実施例のブロック図
、第４図及び第６図は説明用の波形図、第５図は従来例
のもののブロック図である。ＰＧ、ＰＧＩ、ＰＧ２・・・パルス発生器、ＣＯ・・・
クロック信号発生器、ＳＣ・・・同期型カウンタ、　Ｆ
Ｆ・・・ロード端子またはリセット端子付きのＤ型フリ
ップフロップ。

Claims

【特許請求の範囲】

基準パルスのタイミングに関連するタイミングを有して
いるパルスの印加により、ロード端子またはリセット端
子付きのＤ型フリップフロップとクロック信号発生器と
の両者をリセットさせるようにする手段と、前記したロ
ード端子またはリセット端子付きのＤ型フリップフロッ
プからの出力信号を同期型カウンタのリセット端子また
はロード端子に供給する手段と、前記したクロック信号
発生器からの出力を、ロード端子またはリセット端子付
きのＤ型フリップフロップのトリガ端子と、同期型カウ
ンタのクロック端子とに供給する手段とを備えてなる同
期型カウンタのタイミングパルス発生回路