JPS61137332A - 高速半導体装置の製造方法 - Google Patents
高速半導体装置の製造方法Info
- Publication number
- JPS61137332A JPS61137332A JP59259752A JP25975284A JPS61137332A JP S61137332 A JPS61137332 A JP S61137332A JP 59259752 A JP59259752 A JP 59259752A JP 25975284 A JP25975284 A JP 25975284A JP S61137332 A JPS61137332 A JP S61137332A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- speed semiconductor
- killer
- temperature
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/40—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections
- H10P95/402—Treatments of semiconductor bodies to modify their internal properties, e.g. to produce internal imperfections of silicon bodies
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、シリコン半導体基板に注入されるキャリヤ
のライフタイムを短縮するためにライフタイムキラーと
して重金属を拡散する工程を有する高速半導体装置の製
造方法の改良に関するものである。
のライフタイムを短縮するためにライフタイムキラーと
して重金属を拡散する工程を有する高速半導体装置の製
造方法の改良に関するものである。
［従来の技術］
所謂スイッチング電源装置の小型化、高効率化等のため
に二次側整流素子の高速、高効率化が要求され低順方向
電圧降下、高速回復特性を有する素子を得る目的で、シ
ョットキー素子や高速整流素子が用いられているが、さ
らに高速化、高効率化を求めて素子自体の改良が続けら
れている。このような素子の改良は一般に高不純物濃度
シリコン半導体基板上に必要な厚みを有するエピタキシ
ャル層を成長させた素材にキャリアのライフタイムを短
縮するためにライフタイムキラーとして金（ＡＵ）、白
金（Ｐｔ ）等の重金属の拡散が行なわれる。
に二次側整流素子の高速、高効率化が要求され低順方向
電圧降下、高速回復特性を有する素子を得る目的で、シ
ョットキー素子や高速整流素子が用いられているが、さ
らに高速化、高効率化を求めて素子自体の改良が続けら
れている。このような素子の改良は一般に高不純物濃度
シリコン半導体基板上に必要な厚みを有するエピタキシ
ャル層を成長させた素材にキャリアのライフタイムを短
縮するためにライフタイムキラーとして金（ＡＵ）、白
金（Ｐｔ ）等の重金属の拡散が行なわれる。
［発明が解決しようとする問題点］
上記の場合、高不純物濃度のエピタキシャル基板である
ことや浅くて高濃度の拡散層のために動作の目的となる
活性領域は結晶中の欠陥部ないしは異常点に上記重金属
の析出等が発生し易すく、このために重金属拡散温度の
上昇と共に漏れ電流が生じこの漏れ電流の大きな素子は
使用に耐えない不良品とするので、収率が低下するとい
う問題点があった。
ことや浅くて高濃度の拡散層のために動作の目的となる
活性領域は結晶中の欠陥部ないしは異常点に上記重金属
の析出等が発生し易すく、このために重金属拡散温度の
上昇と共に漏れ電流が生じこの漏れ電流の大きな素子は
使用に耐えない不良品とするので、収率が低下するとい
う問題点があった。
この発明は上記のような従来のものの問題点を解消する
ためになされたもので、半導体装置の漏れ電流を低減さ
せ、収率を向上させ得る高速半導体装置の製造方法を提
供することを目的とするものである。
ためになされたもので、半導体装置の漏れ電流を低減さ
せ、収率を向上させ得る高速半導体装置の製造方法を提
供することを目的とするものである。
［問題点を解決するための手段］
この発明にかかる高速半導体装置の製造方法は、高速半
導体装置の製造工程中に複数回繰り返される酸化膜形成
工程の温度を１１００℃以下とし、かつ１１００℃から
５００乃至６００℃までの降温を０．５〜ｂ 程の後、５５０乃至６００℃の温度で少くとも１時間以
上保持する熱処理工程とを含むことを特徴とするもので
ある。
導体装置の製造工程中に複数回繰り返される酸化膜形成
工程の温度を１１００℃以下とし、かつ１１００℃から
５００乃至６００℃までの降温を０．５〜ｂ 程の後、５５０乃至６００℃の温度で少くとも１時間以
上保持する熱処理工程とを含むことを特徴とするもので
ある。
〔作 用］
重金属拡散工程以前の前記熱処理工程の付加によって重
金属拡散時にライフタイムキラーとしての重金属不純物
の半導体基板の一部への異常集中や分離析出の核となる
ような結晶格子の異常点あるいは異常応力が発生するの
が避けられる。
金属拡散時にライフタイムキラーとしての重金属不純物
の半導体基板の一部への異常集中や分離析出の核となる
ような結晶格子の異常点あるいは異常応力が発生するの
が避けられる。
［実施例］
第１図はこの発明の製造方法を説明するための工程図で
ある。
ある。
同図（Ａ）において、まずＮ′型ａＳ度シリコン基板（
１）にＮ型エピタキシャル層（２）を成長させたものを
用意し、次いで同図（Ｂ）に示すように上記エピタキシ
ャル基板（３）を１０５０℃の温度で所定時間湿ｒＲ酸
素雰囲気（ＷｅｔＯ２）中で加熱し、エピタキシャル基
板（３）に二酸化珪素（ＳｉＯ２）皮膜（４）を形成す
る。
１）にＮ型エピタキシャル層（２）を成長させたものを
用意し、次いで同図（Ｂ）に示すように上記エピタキシ
ャル基板（３）を１０５０℃の温度で所定時間湿ｒＲ酸
素雰囲気（ＷｅｔＯ２）中で加熱し、エピタキシャル基
板（３）に二酸化珪素（ＳｉＯ２）皮膜（４）を形成す
る。
次いで、上記Ｓ ｉ Ｏ２皮膜（４）の形成後、１０５
０℃から６００℃、ｔＣ’ ０．５〜２℃／分の割合で
除冷し、この発明の特徴である熱処理工程に入る。
０℃から６００℃、ｔＣ’ ０．５〜２℃／分の割合で
除冷し、この発明の特徴である熱処理工程に入る。
すなわち、６００℃までの除冷後、上記基板（３）を６
００℃にて１時間以上、好ましくは３０時間程度保持す
る。
００℃にて１時間以上、好ましくは３０時間程度保持す
る。
次いで、同図（Ｃ）に示すように通常のホトリソ技術を
用いて５ｉｎ２皮膜（４）に所定の大きさの窓明け（５
）を行ない、Ｐ＋型アノード層（６） ヲｍｆｆｔｔへ
＜ １１００’Ｃ１’所定時１１Ｗｅｔｏ２中でボロン
拡散を行なう。
用いて５ｉｎ２皮膜（４）に所定の大きさの窓明け（５
）を行ない、Ｐ＋型アノード層（６） ヲｍｆｆｔｔへ
＜ １１００’Ｃ１’所定時１１Ｗｅｔｏ２中でボロン
拡散を行なう。
上記の基板（３）を再び１１００’Ｃがら６００℃まで
０．５〜ｂ にて１時ｌ１１以上、好ましくは３０時間程度保持する
熱処理（アニール）を施こす。次いで、同図（Ｄ）に示
すようにＮ＋＋層（７）を形成するために１１００℃の
温度で所定時間Ｗｅｔ ０２中で加熱し、その後、１
１００℃から６００”Ｃまで０．５〜ｂ 様に６００℃にて１時ｒｍ以上、好ましくは３０時間程
度保持する。
０．５〜ｂ にて１時ｌ１１以上、好ましくは３０時間程度保持する
熱処理（アニール）を施こす。次いで、同図（Ｄ）に示
すようにＮ＋＋層（７）を形成するために１１００℃の
温度で所定時間Ｗｅｔ ０２中で加熱し、その後、１
１００℃から６００”Ｃまで０．５〜ｂ 様に６００℃にて１時ｒｍ以上、好ましくは３０時間程
度保持する。
上記のアニール工程を経た後、キャリヤのライフタイム
を短縮するための重金属、例えば白金（Ｐｔ）、金（Ａ
Ｕ ）を用いて周知の方法により所定時間キラー拡散を
行なう。
を短縮するための重金属、例えば白金（Ｐｔ）、金（Ａ
Ｕ ）を用いて周知の方法により所定時間キラー拡散を
行なう。
この発明は上記のようにキラー拡散を行う前の５ｉ０２
皮膜形成後の工程で熱処理を施こすことによって、キラ
ー拡散時のキラー不純物の異常集中や分離析出の核とな
るような結晶格子の異常点や異常応力の発生を避けるこ
とができる。
皮膜形成後の工程で熱処理を施こすことによって、キラ
ー拡散時のキラー不純物の異常集中や分離析出の核とな
るような結晶格子の異常点や異常応力の発生を避けるこ
とができる。
次に、第２図にこの発明によって製造した素子と従来法
によって製造した素子との漏れ電流を比較した７゛ラグ
を示す。同図は縦軸に漏れ電ＲＩＲ（７ＪＬＡ）、横軸
に温度Ｔｃ （’Ｃ）をとり、実線がこの発明の製造
方法によって製造した素子、点線が従来の製造方法によ
って製造した素子を示し、また一点鎖線は漏れ電流（リ
ーク）規格を示す。
によって製造した素子との漏れ電流を比較した７゛ラグ
を示す。同図は縦軸に漏れ電ＲＩＲ（７ＪＬＡ）、横軸
に温度Ｔｃ （’Ｃ）をとり、実線がこの発明の製造
方法によって製造した素子、点線が従来の製造方法によ
って製造した素子を示し、また一点鎖線は漏れ電流（リ
ーク）規格を示す。
このグラフから明らかなように所定温度ｔｍまでの範囲
内ではこの発明の製造方法による素子の方が従来法によ
る素子に比較して著しく漏れｗｉ流が少くなることが分
る。
内ではこの発明の製造方法による素子の方が従来法によ
る素子に比較して著しく漏れｗｉ流が少くなることが分
る。
［発明の効果］
この発明は、上記のように高速半導体装置の製造工程中
に複数回繰り返される酸化膜形成工程後に所定の条件で
熱処理を施こすようにしたので、キラー拡散時にキラー
不純物の異常集中、分離析出の核となるような結晶格子
の異常点、異常応力の応力の発生等が避けられその結果
、漏れ電流の少い高速半導体装置を製造することができ
かつ収率が向上する。
に複数回繰り返される酸化膜形成工程後に所定の条件で
熱処理を施こすようにしたので、キラー拡散時にキラー
不純物の異常集中、分離析出の核となるような結晶格子
の異常点、異常応力の応力の発生等が避けられその結果
、漏れ電流の少い高速半導体装置を製造することができ
かつ収率が向上する。
第１図はこの発明の製造方法を説明するため（工程図、
第２図はこの発明の製造方法による素子と従来法による
素子の漏れ電流を比較したグラフである。 図において、（１）はシリコン基板、（２）轄エピタキ
シャル層、（４）は二酸化珪素皮膜で渉る。 出 願 人 日本インターナショナル整流器株式会社第１図
第２図はこの発明の製造方法による素子と従来法による
素子の漏れ電流を比較したグラフである。 図において、（１）はシリコン基板、（２）轄エピタキ
シャル層、（４）は二酸化珪素皮膜で渉る。 出 願 人 日本インターナショナル整流器株式会社第１図
Claims (1)
- シリコン半導体基板内に注入されたキャリヤのライフタ
イムを短縮するためにライフタイムキラーとして重金属
を拡散する工程を有する高速半導体装置の製造方法にお
いて、高速半導体装置の製造工程中に複数回繰り返され
る酸化膜形成工程の温度を１１００℃以下とし、かつ１
１００℃から５５０乃至６００℃までの降温を０．５〜
２℃／分の除冷とする工程と、この工程の後、連続して
５５０乃至６００℃の温度で少くとも１時間以上保持す
る熱処理工程とを含むことを特徴とする高速半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59259752A JPS61137332A (ja) | 1984-12-08 | 1984-12-08 | 高速半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59259752A JPS61137332A (ja) | 1984-12-08 | 1984-12-08 | 高速半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61137332A true JPS61137332A (ja) | 1986-06-25 |
| JPH0516660B2 JPH0516660B2 (ja) | 1993-03-05 |
Family
ID=17338458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59259752A Granted JPS61137332A (ja) | 1984-12-08 | 1984-12-08 | 高速半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61137332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444023A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Heat treatment |
| US5916368A (en) * | 1997-02-27 | 1999-06-29 | The Fairchild Corporation | Method and apparatus for temperature controlled spin-coating systems |
-
1984
- 1984-12-08 JP JP59259752A patent/JPS61137332A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444023A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Heat treatment |
| US5916368A (en) * | 1997-02-27 | 1999-06-29 | The Fairchild Corporation | Method and apparatus for temperature controlled spin-coating systems |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516660B2 (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| US8241941B2 (en) | Method of purifying a crystalline silicon substrate and process for producing a photovoltaic cell | |
| US3128530A (en) | Production of p.n. junctions in semiconductor material | |
| US3242018A (en) | Semiconductor device and method of producing it | |
| CN111512421B (zh) | 复合寿命的控制方法 | |
| JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| US7157354B2 (en) | Method for gettering transition metal impurities in silicon crystal | |
| JP2007207876A (ja) | 高周波ダイオードおよびその製造方法 | |
| JP5725255B2 (ja) | 半導体装置の製造方法 | |
| JPH0516660B2 (ja) | ||
| US3829335A (en) | Method for processing semiconductor wafers | |
| JPS6326541B2 (ja) | ||
| US9779964B2 (en) | Thermal processing method for wafer | |
| JP2000223719A (ja) | 半導体装置 | |
| US9070820B2 (en) | Method for heat-treating a silicon substrate for the production of photovoltaic cells, and photovoltaic cell production method | |
| US6444547B2 (en) | Method for manufacturing semiconductor device | |
| JPH03166733A (ja) | 半導体装置の製造方法 | |
| KR100379549B1 (ko) | 반도체소자의 제조방법 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH06102598B2 (ja) | 半導体デバイス材料の製造方法 | |
| JPS61144820A (ja) | 中濃度拡散層の形成法 | |
| JPS6329407B2 (ja) | ||
| JPH0770739B2 (ja) | ガラスモ−ルド型ツエナ−ダイオ−ドの不純物拡散方法 |